硅化物形成条件对Pt硅化物/硅势垒的影响

利用俄歇电子能谱、深能级瞬态谱、及I—V和C—V两种电学测量方法对PtSi/N-Si和PtSi/P-Si两种肖特基势垒的形成条件与势垒高度之间的关系进行了详细研究。从理论上分析了在退火过程中引入的影响肖特基势垒特性的各种因素,同时指出了获得理想肖特基势垒的退火条件。     

NiuPt1-uSivGe1-v/Si0.72Ge0.28界面形貌的改善

针对锗硅在形成金属锗硅化物时存在部分应力释放、界面形貌特性变差的问题,提出了在Si0.72Ge0.28上分别外延薄硅(Si)覆盖层和锗硅(Si072Ge0.28)缓冲层的工艺方案.实验结果表明,通过两步快速热退火,两个方案的工艺条件都能形成低阻的NiuPt1-uSitGe1-v和改善NivPt1-uSitGe./Si0.72Ge0.28的界面形貌.但相比较而言,在Si0.72Ge0.28上外延10 nm Si覆盖层的方案能够形成更好的NiuPt1-uSivGe1-t/Si0.72Ge0.28界面形貌.与没有改进的方案相比,该方案形成的肖特基接触更具有更低的肖特基接触势垒高度,更易形成欧姆接触.     

Pt／Si界面反应与肖特基势垒形成的研究

利用俄歇电子能谱，二次离子质谱，深能级瞬态谱（ＤＬＴＳ）和Ｃ－Ｖ法等测量方法，详细研究了Ｐｔ／Ｓｉ和Ｐｔ硅化物／Ｓｉ界面的反应性质，原子结构及杂质／缺陷的分布，讨论了它们对肖特基势垒的形成，势垒特发生和势垒高度的影响。     

大束流离子注入形成P-Si CoSi2/Si肖特基结的电学特性

采用金属离子注入法形式 Co Si2 /Si肖特基结并分析电学特性。分别测量不同退火条件下样品的 I-V、C-V特性 ,得出了各样品的势垒高度、串联电阻和理想因子。结果表明 ,采用快速热退火方法形成的结性能较好     

硅化物形成条的条件对Pt硅化物／硅势垒的影响

利用俄歇电子能谱，深能化瞬态谱，及Ｉ－Ｖ和Ｃ－Ｖ两种电学测量方法对ＰｔＳｉ－Ｎ－Ｓｉ和ＰｔＳｉ／Ｐ－Ｓｉ两种肖特基势垒的形成条件与势垒度之间的关系进行了详细研究。从理论上分析了在退火过程中引入的影响肖特基势垒特性的各种因素，同时指出了获得理想肖特基势垒的退火条件。     

钨硅化物砷化镓Schottky接触的形成和特性

本文报道了钨硅化物-砷化镓Schottky接触的形成过程和电学特性.实验表明,WSi_x/GaAs Schottky接触具有优越的I-V特性,势垒高度保持在0.8V,理想性因子实际上保持在1,并具有高温稳定性.研究表明,除了硅化物的成份,表面处理工艺和硅化物淀积技术也将对Schottky接触的I-V特性和热稳定性产生强烈的影响.本文提出利用对GaAs衬底的溅射腐蚀和在淀积过程中加以负的衬底偏置能显著地改进金属层与衬底的粘附性.     

过渡层和界面电荷对金属硅化物/硅肖特基接触特性的影响

针对金属硅化物／硅接触存在过渡层，提出了分析这种结构的肖特基接触特性的模型；讨论了过渡层厚度、界面电行及有关参数的影响，分析了不同退火条件下PtSi／Si肖特基二极管的特性。     

硅化物与GaAs肖特基接触的快速退火特性

本文对WSi_x,TiSi_x和PtSi_x与GaAs的肖特基接触进行了研究,比较了不同组分下这三种硅化物在快速退火和常规退火后的电阻率、与GaAs接触界面的热稳定性、化学稳定性及所形成肖特基结的电特性.结果表明:TiSi_x的电阻率仅约为WSi_x的1/3;WSi_(0.8)/GaAS界面和TiSi_2/GaAs界面均具有好的热稳定性和化学稳定性;PtSi_x/GaAs界面经500℃以上的热处理表现出热不稳定性.运用快速退火工艺,WSi_(0.8)及TiSi_2均可满足作为自对准GaAs MESFET栅极材料的要求.     

GaN紫外探测器的Ti/Al接触的电学特性

在非故意掺杂的和掺Si的GaN薄膜上蒸镀Ti(24nm)/Al(nm)薄膜,氮气环境下400～800℃范围内进行退火。实验结果表明,在非故意掺杂的样品上,随退火温度的升高,肖特基势垒高度下降,理想因子升高,表面状况逐渐变差,600℃退火形成较低接触电阻的欧姆接触,比接触电阻率为3.03×10-4Ωcm2,而载流子浓度为5.88×1018cm-3的掺Si的样品未退火就形成欧姆接触,比接触电阻可达到4.03×10-4Ωcm2。     

深槽Ni(Pt)Si/Si肖特基二极管特性研究

采用15nmNi/1.5nmPt/15nmNi/Si结构在600～850°C范围内经RTP退火的方法形成Ni(Pt)Si薄膜,其薄膜电阻低且均匀一致。比形成较低电阻率的NiSi薄膜的温度提高了150°C。在850°CRTP退火后形成的Ni(Pt)Si/Si肖特基势垒二极管I-V特性很好,其势垒高度ΦB为0.71eV,改善了肖特基二极管的稳定性。实验表明在肖特基二极管中引入深槽结构,可以大幅度地提高其反向击穿电压。在外延层浓度为5E15cm-3时,深槽器件的击穿电压可以达到80V,比保护环器件高约30V。     

NiSi/Si界面的剖面透射电镜研究

采用不同硅化工艺制备了NiSi薄膜并用剖面透射电镜(XTEM)对样品的NiSi/Si界面进行了研究.在未掺杂和掺杂(包括As和B)的硅衬底上通过物理溅射淀积Ni薄膜,经快速热处理过程(RTP)完成硅化反应.X射线衍射和喇曼散射谱分析表明在各种样品中都形成了NiSi.还研究了硅衬底掺杂和退火过程对NiSi/Si界面的影响.研究表明:使用一步RTP形成NiSi的硅化工艺,在未掺杂和掺As的硅衬底上,NiSi/Si界面较粗糙;而使用两步RTP形成NiSi所对应的NiSi/Si界面要比一步RTP的平坦得多.高分辨率XTEM分析表明,在所有样品中都形成了沿衬底硅〈111〉方向的轴延-NiSi薄膜中的一些特定晶面与衬底硅中的(111)面对准生长.同时讨论了轴延中的晶面失配问题.     

Ni(Pt)Si硅化物温度稳定性的研究

对比研究了夹层结构N i/P t/N i分别与掺杂p型多晶硅和n型单晶硅进行快速热退火形成的硅化物薄膜的电学特性。实验结果表明,在600~800°C范围内,掺P t的N iS i薄膜电阻率低且均匀,比具有低电阻率的镍硅化物的温度范围扩大了100~150°C。依据吉布斯自由能理论,对在N i(P t)S i薄膜中掺有2%和4%的P t样品进行了分析。结果表明,掺少量的P t可以推迟N iS i向N iS i2的转化温度,提高了镍硅化物的热稳定性。最后,制作了I-V特性良好的N i(P t)S i/S i肖特基势垒二极管,更进一步证明了掺少量的P t改善了N iS i肖特基二极管的稳定性。     

用弹道电子显微术研究Co-Ti-Si系统的退火温度对CoSi2/Si势垒不均匀性的影响

通过在硅(100)衬底上淀积的Co(3nm)/Ti(1nm)双金属层在不同退火温度下的固相反应,在硅衬底上制备了超薄外延CoSi2薄膜.在低温下,用弹道电子显微术(BEEM)及其谱线(BEES)测量了CoSi2/Si接触的局域肖特基势垒高度.对于800℃退火的CoSi2/Si接触,势垒高度的空间分布基本符合高斯分布,其峰值在599meV,标准偏差为21meV.而对于700℃退火样品,势垒高度分布很不均匀,局域的势垒高度值分布在152meV到870meV之间,这可归因于CoSi2薄膜本身的不均匀性.     

用弹道电子显微术研究Co-Ti-Si系统的退火温度对CoSi2/Si势垒不均匀性的影响

通过在硅(100)衬底上淀积的Co(3nm)/Ti(1nm)双金属层在不同退火温度下的固相反应,在硅衬底上制备了超薄外延CoSi2薄膜.在低温下,用弹道电子显微术(BEEM)及其谱线(BEES)测量了CoSi2/Si接触的局域肖特基势垒高度.对于800℃退火的CoSi2/Si接触,势垒高度的空间分布基本符合高斯分布,其峰值在599meV,标准偏差为21meV.而对于700℃退火样品,势垒高度分布很不均匀,局域的势垒高度值分布在152meV到870meV之间,这可归因于CoSi2薄膜本身的不均匀性.     

铬硅化物的形成及其界面反应

利用AES,XRD,UPS,XPS等技术研究了(0-1000A)Cr-Si(111),(100)系统在不同真空条件,不同温度热处理和不同Si表面状态下,铬硅化物的形成及其界面反应演化问题。在一定条件下,铬硅化物的形成规律为:Cr/Si→CrSi_2→CrSi,其中CrSi_2是一个亚稳相。Cr-Si界面在室温下的反应演化过程是:金属Cr/富Cr相(2—4A)/Cr-Si互混相(～10A)/富Si相(～2A)/Si。Cr-Si界面只有加热后才能形成确定化学配比的硅化物。形成各种硅化物的条件除与退火温度,真空条件有关外,还与覆盖度θ,硅表面状态和热处理时间有关。对于Cr—Si界面及铬硅化物的电子性质也进行了讨论。     

碲化镉肖特基势垒的温度依赖关系

本文通过对Au/n-CdTe肖特基二极管I-V-T测量得出:在室温附近,势垒高度随温度升高而线性增加,增加速率约为 9 ×10~(-4)eV/K.这一结果与 Hattori 等对InP的研究结果一致,     

大束流离子注入形成CoSi2/Si肖特基结电学特性

文中研究了使用大束流金属离子注入形成的CoSi2/Si肖特基结的特性。肖特基结由离子注入和快速热退火两步工艺形成。Co离子注入剂量为3×1017ion/cm2,注入电压25kV。快速热退火温度为850°C,时间为1min。应用I-V和C-V测量进行参数提取。I-V分析得到势垒高度约为0.64eV,理想因子为1.11,C-V分析得到势垒为0.72eV。最后依据实验结果对工艺提出了改进意见。     

VLSI中钛硅化物肖特基接触特性与退火条件

基于 Ti Si2 低电阻率的优点 ,采用 Ti制作肖特基二极管。在 VL SI工艺中实现同时完成钛硅化物欧姆接触和肖特基势垒二极管 (SBD)的制作。文中用 AES等技术研究不同退火工艺形成的 Ti/ Si界面形态和结构 ,寻找完善的工艺设计和退火条件。此外还测量 Al/ Ti N/ Ti/ Si结构的金属硅化物 SBD的有关特性。通过工艺实验确定 VL SI中的钛硅化物最佳的制作工艺条件     

Ti/Si和Ti/SiO_2/Si系统硅化物的形成

用AES、XPS、RBS和X射线衍射等技术研究了在稳态热退火和激光退火条件下,Ti/Si和 Ti/SiO_2/Si系统硅化物的形成.在 500—600℃稳态热退火条件下,Ti/Si系统形成 Ti_5Si_3、TiSi和 TiSi_2三种硅化物;高于 650℃,只存在TiSi_2.TiSi_2的生长服从 △x∝t~(1/2).Ti/SiO_2/Si系统,750℃以上退火,形成覆盖层为TiO 的Ti_5Si_3薄膜,△x∝t~(1/2). CW-Ar~+激火扫描退火Ti/Si样品,功率密度小于2.7kW/cm~2,产生固相反应;功率密度～3.8kW/cm~2,产生液相反应,并形成TiSi_2和纯Si的混合薄膜.对实验结果进行了讨论.     

用于自对准提升硅化物结构的CO/Si/Ti/Si及CO/Si/…Ti/Si多层薄膜固相反应研究

为了减小硅化物形成过程中消耗的衬底硅,提出添加非晶Si的新方法,并探索了Co/Si/Ti/Si及Co/Si(×7)/Ti/Si多层薄膜固相反应的两种途径.实验采用四探针、XRD、RBS等多种方法对固相反应过程进行了研究,对反应形成的CoSi2薄膜进行了测试分析,并探索了在SiO2/Si及图形片上的选择腐蚀工艺.结果表明,当选择合适的Co：Si原子比,恰当的两步退火方式及选择腐蚀溶液,两种方法都可以形成自对准硅化物结构.研究了这两种固相反应过程,发现在一定的Co:Si原子比范围内,这两种方法制备的CoSi2薄膜都有一定的外延特性,其中第一种途径得到的CoSi2薄膜具有十分良好的外延特性.