共查询到18条相似文献,搜索用时 109 毫秒
1.
2.
通过研究国内外先进协议处理芯片,提出了采用FPGA+DSP相结合的设计思想以完成协议处理功能的1553B总线通用接口设计;外加模拟收发器,实现1553B总线上模拟量的所有处理,最后针对通用接口工作模式分别进行整体测试,初步测试表明通用接口能够完成1553B总线通讯任务;设计增强了总线接口电路设计的灵活性,缩短了设计周期,提高了系统性能与通用性,有利于系统的扩展。 相似文献
3.
RapidIO是一种基于包交换的体系结构,为高性能的嵌入式系统内部互连通信提供了良好的解决方案,其特点在于能提供多处理器系统点对点的对等通信能力,能够满足嵌入式系统对高速、高带宽、低延迟和低功耗的苛刻需求,在网络通信、存储网络、军事技术及工业自动化领域有着广泛的应用。设计了一种基于RapidIO技术的信号处理平台,具有可重构性的优点,算法工程师可以根据算法的具体需要,在不改变硬件平台的条件下,搭建出更加适合算法数据流向的的网络拓扑结构,从而提高平台的可复用性以及数据的传输速率。重新搭建出更加优化的DSP网络拓扑结构,从而提高数据的传输效率。 相似文献
4.
文章提出了一种基于FPGA的PCI接口控制器的设计方案,重点叙述了PCI控制器核心的状态机的设计原理与结构,对时序设计进行了分析,并进行TN试仿真,经验证后速度和正确性均达到设计要求。 相似文献
5.
杨春顺 《计算机与数字工程》2014,(6):1003-1006
在数字通信系统中,数字处理器速度越来越高,总线瓶颈问题日益突出;同时单板的小系统集成度越来越高,并行总线布线复杂度过高等问题也日益突出。通过引入新的总线技术-RapidIO总线技术,来解决上述问题。RapidIO总线技术应用的关键在于其交换结构的设计,从交换模式、交换芯片、交换单元结构及配置方案等方面入手,设计出RapidIO总线的一种交换结构。从硬件和软件两个方面对采用该种结构的交换单元进行实现。 相似文献
6.
一种基于FPGA的可配置SPI Master接口设计实现 总被引:3,自引:1,他引:2
介绍一种基于FPGA的SPI Master Interface设计。依据SPI同步串行接口的通信协议,设计一个可配置的、高度灵活的SPI Master模块,以满足正常、异常及强度测试要求。利用Verilog语言实现SPI接口的设计原理和编程思想。 相似文献
7.
FPGA 具有快速稳定、高效率等优点.SPI 接口具有全双工操作、协议简单、数据传输速率较高等优点.将FPGA 编程的灵活性和 SPI 总线的易用性结合,利用 Verilog 语言编程实 SPI 的接口功能. 相似文献
8.
PCI总线接口的FPGA设计与实现 总被引:1,自引:0,他引:1
介绍了利用FPGA实现PCI接口设计的方法。通过分析PCI总线接口控制器基本功能,采用VHDL硬件描述语言完成各个模块的功能设计及时序仿真测试,重点从总体设计、内部通信、外部通信、总线状态机等方面做了详细介绍。经验证可满足PCI规范的时序要求,完成了PCI总线接口的FPGA实现。 相似文献
9.
基于FPGA的PCI总线接口设计 总被引:1,自引:0,他引:1
论文介绍一种使用PCI宏核逻辑进行高效PCI接口设计的方法。该方法将PCI接口逻辑和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试,大大缩短了开发周期,提高了系统集成度和性能。文章重点介绍了PCI接口逻辑的结构原理,分析了时序设计的要点,并给出了一种典型应用的软硬件设计方案和仿真结果。 相似文献
10.
文章对1553B总线接口系统进行深入的研究,采用DSP+FPGA技术设计了总线接口系统;DSP和FPGA之间采用EMIF接口进行通信,DSP实现数据控制,FPGA实现1553B通信协议;通过DSP的RS232接口连接PC机对系统进行测试,通过测试系统能实现1553B总线的3种工作模式;该系统的控制结构简单,可靠性高,扩展性好,具有一定的通用性。 相似文献
11.
12.
以多片C645xDSP为应用对象,介绍DSP之间的串行RapidIO总线通信方式。详述串行RapidlO的结构层次、硬件设计和软件设计方法。在DSP的数字信号处理功能基础上应用串行RapidIO,使得数据传输速率达到10Gbps,从而实现语音、视频和数据的同时传输,满足高速数据传输系统的需求。 相似文献
13.
介绍了1394b总线网络系统和1394b逻辑设计架构,阐述了基于RapidIO架构的双路1394总线控制器的硬件平台。在此平台上进行基于VxWorks操作系统的1394驱动开发和RapidIO驱动开发,并搭建1394b总线网路测试平台。验证了板卡上两路1394b总线控制器的基本通信功能,实现了板卡内部芯片间的高速互联,以及根节点和叶节点在不同通道上、在100 Mbit/s和400 Mbit/s速率模式下的总线网路通信。 相似文献
14.
15.
基于FPGA的VME总线Slave接口设计 总被引:3,自引:0,他引:3
由于VME总线的高性能、并行性、实时性、高可靠性4大特点及模块结构具有良好的抗震性、抗冲击能力,尤其是高可靠性,使其在核工业控制和航空航天领域得到广泛的应用.但是由于VME总线的结构复杂所以在设计上相对复杂,而且采用商用VME接口芯片却往往很难满足航天等特殊环境对高可靠性要求较高的领域要求,故而根据卫星综合电子系统姿态控制的总体需求提出一种利用FPGA来完成VME总线的从设备Slave的逻辑接口功能的设计,使其可以实现VME接口逻辑功能,同时能通过功能裁剪来满足特殊性要求. 相似文献
16.
17.
18.
在现代通信技术中,为了提高VESA视频数据的传输和处理速率,VESA视频数据通常要通过高速串行总线Ra-pidIO传输到主机或DSP中。因此,传输时必须在VESA接口和RapidIO接口之间添加时序转换电路。为了解决传统方法中通过时序转换电路直接进行时序转换所带来的设计复杂、可移植性差等问题,文中基于应用需求,提出一种用DPRAM将VESA接口与RapidIO的DMA接口隔离的架构,设计并实现了一种VESA到RapidIO接口的转接桥,以满足二者之间的通信需求。功能仿真和工程实践表明,该转接桥工作稳定,性能良好,较好地满足了应用需求。 相似文献