1微米硅栅CMOSASIC制造中RIE的应用

本文主要介绍１ｕｍ双阱双层金属布线硅栅ＣＭＯＳ专用集成电路制造中采用先进的反应离子刻蚀技术，对多种材料如ＬＰＣＶＤ、Ｓｉ３Ｎ４、ＰＥＣＶＥＳｉ３Ｎ４、热ＳｉＯ２、ＰＥＶＥＤＳｉＯ２、ＰＳＧ、ＢＰＳＧ、多晶硅和Ａｌ－Ｓｉ（１．０％）－Ｃｕ（０．５％）合金等进行高选择比的，各向异性刻蚀的工艺条件及其结果。获得上述各种材料刻蚀后临界尺寸（ＣＤ）总损失＜０．０８ｕｍ的优良结果。此外还分析讨论了被选择的刻蚀     

Si在SF6＋N2中反应离子刻蚀及其剖面的研究

本文报导了用ＳＦ＿６＋Ｎ＿２混合气体反应离子刻蚀Ｓｉ及其剖面的实验结果，研究了在刻蚀时，混合气体的成份和射频功率密度对Ｓｉ的蚀速影响以及Ｓｉ的负载效应，通过实验得到了一种获得Ｓｉ的腐蚀垂直剖面的方法，该腐蚀技术在制作微机械马达和周期为４６６．８ｎｍ的二级光栅（线宽０．２μｍ）中得到应用。     

利用氟化气体和氧气的混和物进行SiC薄膜的反应离子刻蚀

本文研究了在ＳＦ＿６、ＣＢｒＦ＿３和ＣＨＦ＿３与氧相混合的几种氟化气体等离子体中，ＳｉＣ薄膜反应离子刻蚀（ＲＩＥ）的深度。通过监测射频等离子体的光发射谱及产生等离子体的直流偏压来研究刻蚀机理。为了更精确地定量分析刻蚀工艺，使用氩光能测定技术使等离子发射强度转换为相应的等离子物质浓度。为获得选择性的ＳｉＣ－Ｓｉ刻蚀及ＳｉＣ薄膜的各向异性图形，对等离子体条件，如气体混合物的构成、压力和功率进行了研究。首次采用ＣＢｒＦ＿３／７５％Ｏ＿２和ＣＨＦ＿３／９０％Ｏ＿２，在等离子条件为２００Ｗ，２０ｓｃｃｍ，２０ｍｔｏｒｒ时，得到了ＳｉＣ：Ｓｉ的刻蚀速率的比值大于１。最好的各向异性截面是在ＲＩＥ方式下，采用ＣＨＦ＿３气体获得的。一个约－３００Ｖ的直流偏压临界值，对于ＳｉＣ刻蚀速率的限制区域分为化学和物理控制。对于所有气体，均在刻蚀后的ＳｉＣ膜上发现了富碳的表面。氟化气体中ＳｉＣ的刻蚀机理可从加载实验、表面分析及其他刻蚀现象中推断出来。文中给出了碳和氧之间发生化学反应的证据，而氟和碳之间发生化学反应的证据却没有观察到。通过实验，提出了一种化学和物理刻蚀相结合的模型。而为理解刻蚀截面，提出了碳保护的机理。     

SiO2,α—Si,Si3N4薄膜在表面钝化中的选择应用

本文基于对Ｓｉ３Ｎ４、ＳｉＯ２、α－Ｓｉ薄膜本身结构及其层间结构的分析，在半导体器件的表面钝化中做了选择应用。并将此用于生产实践，在Ｓｉ３Ｎ４－α－Ｓｉ－ＳｉＯ２结构中解决了由ＳｉＯ２／Ｓｉ界面的表面电荷及ＳｉＯ２中Ｎａ＋的漂移运动等引起的器件电学特性变差的问题。     

低温PECVD法制备半导体的复合钝化膜

本文主要是以ＳｉＨ４、Ｎ２Ｏ和Ｓｉ３Ｈ４、ＮＨ３、Ｎ２作为气体源，在平行板电容耦合式淀积设备上，采用等离子增强化学气相淀积（ＰＥＣＶＤ）法制备ＳｉＯ２－Ｓｉ３Ｎ４复合钝化膜。     

2～3μm AlSi的反应离子刻蚀及实用化技术研究

在Ｔｅｇａｌ１５１２ｅ反应离子刻蚀（ＲＩＥ）设备上，利用Ｃｌ＿２、ＳｉＣｌ＿４为主要刻蚀气体进行了Ａｌ－Ｓｉ１．２％的反应离子刻蚀，研究了各参数对刻蚀结果的影响。在此基础上，本文着重围绕线宽控制和后处理等关键性问题进行了实用化应用研究，并得到了最佳的刻蚀程序。最小加工线条宽度达到１．５μｍ，实用达２～３μｍ，体刻蚀率大于１μｍ／ｍｉｎ，均匀性小于±５％，线宽损失小于１０％，对热氧化ＳｉＯ＿２和ＡＥ１４５０Ｊ正性抗蚀剂的刻蚀选择比分别达８：１和３：１。此技术已用于多种多批量电路的制作工艺之中，效果良好。     

Si—Si3N4—SiO2钝化工艺及其应用

介绍了ＬＰＣＶＤ法Ｓｉ３Ｎ４膜与ＰＥＣＶＤ法ＳｉＯ２膜的淀积工艺，以及Ｓｉ－Ｓｉ３Ｎ４－ＳｉＯ２钝化工艺在高可靠大电流开关二极管中的应用，并指出了工艺的适用范围。     

新型MSIS结构气敏电容的研究

采用静电喷雾高温分解工艺制备ＳｎＯ２气敏膜，并与Ｓｉ３Ｎ４－ＳｉＯ２集成多层介质膜，用催化金属Ｐｔ作栅电极，制成新型的ＭＳＩＳ结构气敏电容。通过检测平带电压的变化，研究对Ｈ２和Ｏ２的气敏特性，分析其气敏机理并提出了检测的物理模型．     

PECVDSiO_2和SiON薄膜的工艺优化及其应用

在等离子激发条件下，进行了ＳｉＯ＿２，和ＳｉＯＮ介质薄膜生长实验，研究了沉积参数射频功率、反应压力、反应气体流量比及总流量、反应温度对沉积薄膜的生长速率、均匀性和折射率的影响，并优化了工艺条件，得到了生长速率为１５０ｎｍ／ｍｉｎ、均匀性为±０．４４％、折射率ｎ为１．４６３±０．００２的ＳｉＯ＿２和生长速率为１１７ｎｍ／ｍｉｎ、均匀性为±３．０％、折射率ｎ为１．５０６±０．００４的ＳｉＯＮ介质薄膜。还介绍了这两种介质薄膜的应用。     

自对准外延CoSi_2源漏接触CMOS器件技术

ＣＯ／Ｔｉ／Ｓｉ或ＴｉＮ／Ｃｏ／Ｔｉ／Ｓｉ多层薄膜结构通过多步退火技术在Ｓｉ单晶衬底上外延生长ＣｏＳｉ２薄膜，ＡＥＳ、ＲＢＳ测试显示ＣｏＳｉ２薄膜具有良好均匀性和单晶性．这种硅化物新技术已用于ＣＭＯＳ器件工艺．采用等离子体增强化学汽相淀积（ＰＥＣＶＤ）技术淀积氮氧化硅薄膜，并用反应离子刻蚀（ＲＩＥ）技术形成多晶硅栅边墙．固相外延ＣｏＳｉ２薄膜技术和边墙工艺相结合，经过选择腐蚀，可以分别在源漏区和栅区形成单晶ＣｏＳｉ２和多晶ＣｏＳｉ２薄膜，构成新型自对准硅化物（ＳＡＬＩＣＩＤＥ）器件结构．在Ｎ阱ＣＭＯＳ工艺     

基于电感耦合氧等离子体金刚石膜表面修饰的功率优化

采用电感耦合等离子体（ICP）氧等离子体刻蚀金刚石膜,探寻金刚石膜表面处理的方法。通过分析不同ICP射频源功率和不同偏压源功率下的刻蚀速率,研究了金刚石膜刻蚀的机理作用;通过拉曼光谱进行表征,分析刻蚀前后sp2与sp3的含量。结果表明,在ICP氧等离子体刻蚀的过程中,sp3键部分转化为sp2键;刻蚀后表面粗糙度降低;当...     

InAs/GaSb II类超晶格红外焦平面台面的 ICP 刻蚀研究

本文报道了采用Cl2/N2电感耦合等离子（ICP）组合体刻蚀工艺在InAs/GaSb II类超晶格红外焦平面台面加工过程中的研究结果,实验采用分子束外延技术在GaSb衬底上生长的PIN型超晶格材料。结果表明,气体流量比例直接对刻蚀速率和刻蚀形貌产生影响,氯气含量越高,刻蚀速率越大,当氮气含量增加,刻蚀速率降低并趋于一定值。当氯气和氮气的流量比例和等离子腔体内压力等参数一定时,随着温度升高,刻蚀速率和选择比在有限范围内同时线性增大,台面的倾角趋于直角,台面轮廓层状纹理逐渐消失,但沟道内变得粗糙不平,并出现坑点。在实验研究范围内,电感耦合等离子源的ICP功率和RF功率对刻蚀结果产生的影响较小。     

Reactive Ion Etching of GaAs, GaSb, InP and InAs in Cl2／Ar Plasma

Reactive ion etching characteristics of GaAs,GaSb,InP and InAs using Cl_2/Ar plasma have been investigated,it is that,etching rates and etching profiles as functions of etching time,gas flow ratio and RF power.Etch rates of above 0.45 μm/min and 1.2 μm/min have been obtained in etching of GaAs and GaSb respectively, while very slow etch rates (<40 nm/min) were observed in etching of In-containing materials,which were linearly increased with the applied RF power.Etched surfaces have remained smooth over a wide range of plasma conditions in the etching of GaAs,InP and InAs,however,were partly blackened in etching of GaSb due to a rough appearance.     

p-GaN ICP刻蚀损伤研究

运用Cl2/N2等离子体系统,系统研究了ICP刻蚀中ICP功率、RF功率、反应室压力和Cl2百分比对p型GaN材料的物理表面形貌和欧姆接触特性的影响.原子力显微镜显示,在文中所用的刻蚀条件范围内,刻蚀并没有引起表面形貌较大的变化,刻蚀表面的均方根粗糙度在1.2nm以下.结果还显示,已刻蚀p-GaN材料的电特性与物理表面形貌没有直观联系,刻蚀后欧姆接触特性变差更多地是因为刻蚀中浅施主能级的引入,使表面附近空穴浓度降低所致.     

氧等离子体表面处理对AlGaN/GaN HEMT欧姆接触的影响

采用电感耦合等离子体(ICP)刻蚀系统,研究了氧等离子体表面处理对AlGaN/GaN HEMT欧姆接触电阻的影响。利用能量色散X射线光谱仪、光致发光谱和原子力显微镜以及电学测试设备对处理前后样品进行表征分析。结果表明,在最佳的氧等离子体处理条件(ICP功率250 W,射频功率60 W,压强0.8 Pa,氧气流量30 cm³/min,时间5 min)下,欧姆接触电阻为0.41Ω·mm,比参照样品接触电阻降低了约69%。分析认为经过氧等离子体处理后,在近表面处产生了一定数量的N空位缺陷,这些N空位表现为浅能级施主掺杂,有利于欧姆接触的形成。通过采用氧等离子体表面处理工艺制备的AlGaN/GaN HEMT,在+2 V的栅极偏压下获得了0.77 A/mm的最大漏极饱和电流。     

A proposed magnetically enhanced reactive ion etcher for ULSI

An ultraclean (UC) magnetically enhanced reactive ion etcher (MERIE) is proposed to overcome the limitations of the present-state MERIE available commercially. The sensitivity of gas compositions, pumping speed, substrate temperature and magnetic field intensity are discussed as examples of hardware-related process limitations. Five major configuration changes are proposed in the system: (1) improved effective pumping speed; (2) supplementary magnets for uniform and stable plasma distribution; (3) dual RF excitation for independent control of ion energy and flux; (4) DC-biased shield electrode for minimum chamber material contamination; and (5) DC-biased substrate. A study with a dual RF excitation system found that DC-baising the Si substrate in low-energy SiO₂ etching process can significantly reduce the Si etching rate by impeding positive ions from reaching the substrate. In addition, SiO₂ to Si etching rate selectivity can be significantly improved during the overetch step in SiO₂ etching of high-aspect-ratio contact holes     

SiC ICP背面通孔刻蚀研究

介绍了利用ICP设备,使用SF6基气体对4H-SiC衬底进行背面通孔刻蚀的技术。研究了金属刻蚀掩模、刻蚀气体中O2含量的变化、反应室压力、RF功率和ICP功率等各种条件对刻蚀结果产生的影响,重点对刻蚀气体中O2含量和反应室压力两个条件进行了优化。通过对刻蚀结果的分析,得出了适合当前实际工艺的优化条件,实现了厚度为100μm、直径为70μm的SiC衬底GaN HEMT和单片电路的背面通孔刻蚀,刻蚀速率达700nm/min,SiC和金属刻蚀选择比达到60∶1。通过对工艺条件的优化,刻蚀出倾角为75°～90°的通孔。     

二氧化硅的反应离子刻蚀

对电子束曝光和反应离子刻蚀(RIE)进行了研究。刻蚀使用JR-2B型溅射-刻蚀机,分别采用100W、150W、200W、250W、300W的功率,对SiO2进行了刻蚀,反应气为:CHF3,对影响刻蚀的射频功率以及压力、气体流量等工艺参数作了调整,得出了刻蚀速率与射频功率和压力之间、气体流量的关系曲线。实验结果表明:随着射频功率、压力的增大,刻蚀速率不断加快,在某一值上达到最大值。再继续增加射频功率、压力,刻蚀速率反而会下降。随着气体流量的增加,刻蚀速度不断降低。     

Cl2/Ar感应耦合等离子体刻蚀Si工艺研究

采用Cl2/Ar感应耦合等离子体（ICP）对单晶硅进行了刻蚀,工艺中用光刻胶作掩膜。研究了气体组分、ICP功率和RF功率等工艺参数对硅刻蚀速率和硅与光刻胶刻蚀选择比的影响,同时还研究了不同工艺条件对侧壁形貌的影响。结果表明,由于物理刻蚀机制和化学刻蚀机制的相对强度受到混合气体中Cl2和Ar比例的影响,硅刻蚀速率随着Ar组分的增加而降低,同时选择比也随之降低。硅刻蚀速率随着ICP功率的增大先增大继而减小,选择比则成上升趋势。硅刻蚀速率和选择比均随RF功率的增大单调增大。在Cl2/Ar混合气体的刻蚀过程中,离子辅助溅射是决定硅刻蚀效果的重要因素。同时,文中还研究分析了刻蚀工艺对于微槽效应和刻蚀侧壁形貌的影响,结果表明,通过提高ICP功率可以有效减小微槽和平滑侧壁。进一步研究了SiO2掩膜下,压强改变对于硅刻蚀形貌的影响,发现通过降低压强,可以明显地抑制杂草的产生。     

Plasma-Assisted Diffusion Doping of Porous-Silicon Films

An experiment is conducted on the diffusion of arsenic or phosphorus from an RF plasma into a porous-silicon film intended to serve as a source for the next diffusion step, the film being made by plasma etching or electrolytic anodization. The ultimate goal is to reduce the wafer temperature. It is shown that much lower temperatures are indeed possible with the diffusion technique considered. It is established that doping concentration is more uniform over the wafer surface if pores are arranged regularly, as with porous silicon produced by plasma etching. It is also established that plasma-assisted diffusion is mainly affected by the dispersion of pores in size, total pressure, the partial pressure of the doping agent (AsH₃ or PH₃), RF power, and wafer temperature. Porous-silicon films doped with As or P by plasma-assisted diffusion could be employed in power devices.