FSO通信误码测试仪硬件设计

介绍了一种基于AT89S52单片机和EP1K30 FPGA的FSO通信误码测试系统的设计与实现方案.系统以FPGA为处理核心,实现高速误码检测;单片机完成控制逻辑.详细讨论了伪随机码发生模块、同步模块、误码检测模块及单片机与FPGA接口的软硬件设计.并利用设计的样机进行了本地光纤环回和实验室内近距离无线激光通信的误码测试实验,实验结果表明此设计工作稳定可靠,可以实现对FSO通信质量进行检测的设计要求.     

基于FPGA的误码测试仪

本文提出了一种基于FPGA的误码测试方案,并在FPGA上实现了其功能.该方案不仅纳入了"同步保护"的思想,同时对误码率量级的判断也提出了一种简化而又可行的方法.     

PMC4351在便携式2M误码测试仪中的应用

PMC4351是PMC公司一款功能强大的集成了收发单元的可编程全功能E1、T1成帧器。它可在2M误码测试仪中实现2M数字口的所有测试功能，包括HDB3、AMI编解码、时钟提取，各种帧结构信号、各种测试图案和各种报警信号的产生和检测等。文中给出了PMC4351在2M误码测试仪中的工作原理及应用电路，论述了2M误码测试仪系统软件，并给出了PMC4351的初始化程序。     

一种基于FPGA的高速误码测试仪的设计

误码测试仪是检测通信系统可靠性的重要设备。传统的误码测试仪基于CPLD和CPU协同工作,不仅结构复杂,价格昂贵,而且不方便携带。基于FPGA的高速误码测试仪,采用FPGA来完成控制和测试模块的一体化设计,提高了系统功能扩展性和系统的集成度,使得各个功能模块在不改动硬件电路的情况下可以相应变化。在发送端发送m序列作为测试数据,其测试速率最高可达到155 Mb/s。由于将物理层上的各协议层的功能集中到FPGA内部实现,减少了硬件和软件的设计复杂度,并且缩短了系统的开发的周期,具有可升级的特点。     

CS21354在手持式2M误码测试仪中的应用

CS21354微控制器芯片是一路的E1PCM-30／ISDN—PRI收发器,集成时钟／数据恢复及发送E1脉冲成型的片内线路接口单元（LIU）及E1帧处理器（Framer）。它可在2M误码测试仪中实现2M数字口的所有测试功能,包括HDB3、AMI编解码、时钟提取．各种帧结构信号、各种测试图案和各种报警信号的产生和检测等。文中给出了CS21354在2M误码测试仪中的工作原理,论述了2M误码测试仪系统软件。     

基于FPGA的突发误码测试仪的设计

传统误码测试仪通过统计误码比特数,采用长期平均误码率为指标,这在分析评估频繁突发误码信道性能时有一定局限性.文章提出了一种基于FPGA的突发误码测试仪设计方案,将突发误码持续时间、误码间隔时间及突发误码起止时刻作为性能评价指标,给出了误码持续长度检测的仿真结果,指出了位同步和序列同步是设计的关键.     

基于FPGA的FSO通信误码测试仪的设计

提出了一种基于FPGA的FSO通信误码测试方案.该方案中,误码测试主要是由伪随机序列发生模块、同步模块、误码统计模块以及LCD显示模块来实现,对这些模块进行了详细的论述.误码测试的关键技术之一是比特同步,该方案利用FIFO实现误码仪内部数据与接收数据之间的同步.利用该方案研制了一套10 Mbit/s的误码测试仪.大量实...     

误码测试仪设计与实现

本文讨论了一种基于DSP、FPGA和触摸屏的误码测试仪的设计与实现。DSP实现对测试系统的控制,FPGA完成误码判别与计数,触摸屏提供人机操作交互界面。本文重点讨论了系统硬件FPGA设计和软件DSP设计,测试结果表明该误码测试仪工作稳定可靠,可实现对传输设备通信质量的检测。     

基于FPGA的高速误码插入技术分析

随机误码插入技术用于数字网传输损伤模拟系统,以模拟信号在信道中的误码损伤。提出了当前误码损伤模拟设备存在处理速度慢、效率不高的问题,针对此问题分析了基于FPGA的误码插入常规方法。在此基础上提出了一种新型的高速并行误码插入方案,该方案采用线性反馈移位寄存器构造多路随机数发生器,同时保证误码图案的等效性,实现了对信号的并行处理。进行了测试,结果符合指标要求,性能良好,便于实现。     

数字信号传输性能分析仪的FPGA实现

在详细分析设计任务的基础上,对各种方案进行了充分的对比和论证,将整个系统分成信号产生电路、低通滤波电路、扫频信号产生电路、时钟提取电路等部分。该设计充分利用了FPGA内部资源,提高了系统的抗干扰性能和稳定性。设计的系统具备容易调节、操作灵活等优点,系统的实用性得到大大增加。     

FPGA在自动调谐系统中的应用

自动调谐系统在发射机整机运行当中起着关键性作用,本文简要介绍了FPGA在发射机自动调谐系统中的应用,采用VHDL来设计实现发射机的自动调谐流程。从而确保发射机整机稳定、可靠运行。     

基于FPGA的串行自适应误码测试仪设计

设计了基于FPGA的一种多种伪随机码型串行自适应误码测试仪,具有自适应功能,即能自动搜寻匹配的伪随机码进行比对。同一般的误码测试电路相比,该设计采用接收时钟实时产生比对码本,解决了接收数据与码本数据的位同步,同时不需要额外增加存储单元,结构、电路简单,易于实现,其多种类伪随机码型自适应误码比对的设计不受FPGA内部的存储资源和缓存资源的限制,具有良好的可扩展性和通用性,可广泛应用于误码测试设计中。     

浅谈FPGA设计中的属性标志

本文主要介绍ＦＰＧＡ设计中属性标志的加注方法，ＬＣＡ的命名规则，常用的几种属性标志，及其含义、特点和用法。     

FPGA的工作原理及其应用

<正> 现场可编程门阵列(FPGA)是可编程器件。与传统逻辑电路和门阵列(如PAL、GAL及CPLD器件)相比,FPGA具有不同的结构,FPGA利用小型查找表(16×1RAM)来实现组合逻辑;每个查找表连接到一个D触发器的输入端,触发器再来驱动其它逻辑电路或驱动I/O,由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块;这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过     

VPR在FPGA结构设计中的应用

现场可编程门阵列(FPGA)是一种应用非常广泛,同时结构性很强的电子器件.它是由一些相同的基本电路单元依据一定的规则排列而成,其性能在很大程度上取决于一些关键性结构参数的设置.通过在一典型FPGA芯片中对不同的逻辑电路进行布局布线,得到相应的面积和延时等信息,由此研究、分析FPGA的结构参数与芯片性能之间的关系,并在实验基础上得出了部分结构参数的优化取值范围.     

FPGA技术在工程中的应用

这里介绍一种属于半定制专用集成电路［ＡＳＩＣ］中频具前途的新一代用户可编程门阵列，它具有速度快、功耗低、功能强，可反复使用等特点，经在某重点工程中实际应用，取得了较好的技术效益与经济效益，具有很大的推广应用价值。     

FPGA在汽车娱乐电子应用中的参考设计

汽车娱乐电子推动了功能和容量的快速发展,促使设计人员在性能、成本和灵活性上做出综合考虑。与其他汽车电子领域不同,多媒体图形应用高度可视化,其需求多变,在许多情况下甚至还没有建立标准。汽车设计人员需要一个能够提供最灵活、性能最佳而成本可控的解决方案。可编程逻辑,特别是现场可编程门阵列（FPGA）便是这样的解决方案。     

CPLD在骨干路由器中的应用

重点介绍了用ALTERA公司最新CPLD器件APEX20K系列的EP20K400BC652实现骨干路由器中的转发引擎功能,并比较了单片CPLD实现方案和多片CPLD实现方案的利弊.     

迎来新一代FPGA

新一代平台FPGA器件不仅比早先代的产品规模更大、速度更快,并且已经能够在单个功能强大的可编程系统平台器件中集成大量传统上的“片外”元器件。过去,嵌入式设计是软件和硬件的组合,其中硬件平台通常以处理能力、存储器和数字逻辑来简单地描述。但到了2002年,业界已经可在单个可编程平台器件中实现处理和计算能力、存储器、逻辑单元和附加系统器件的完全集成。     

铁电存储器在FPGA中应用的初步研究

提出了一种全新的基于铁电存储器FeRAM编程的非挥发FPGA思想(概念)，它主要是针对基于SRAM的FPGA的掉电挥发性问题提出的。文章在采用传统2T—2C结构的铁电存储单元的基础上完成数据的编程操作，并进一步对上述单元进行了电路和时序上的调整设计，提出了在FPGA工作环境下虽破坏性读出但无需回写的铁电存储单元。通过对文中提及的两种单元电路的仿真模拟，实现了编程数据的摔电保护、上电恢复的非挥发功能，初步验证了基于FeRAM编程的非挥发FPGA思想的正确性和可行性。