用CMOS工艺改善集成开关电容DC-DC变换器的特性

介绍了一种具有改进电路结构和改进工艺的单片集成3.3V/1.2V开关电容DC-DC变换器,其控制脉冲频率和固定导通比分别为10MHz和0.5.为了提高变换器的输出电流,采用CMOS工艺来制造电路中的开关器件和改进的互补型电路结构.使用Hspice电路仿真软件得到的仿真结果表明改进变换器的单个单元电路和互补型电路可使输出电流分别达到12.5mA和26mA,且后者的功率转换效率为73%,输出电压纹波小于1.5%.变换器在日本东京大学的标准Rohm 0.35μm CMOS工艺线上投片试制,测试结果显示,使用CMOS开关的变换器单元电路的输出电流为9.8mA.     

一种CMOS蓝牙无线发送器电路

实现了一种低中频架构的CMOS蓝牙无线发送器,提出一种漏极开路输出的功率放大器电路结构.采用0.35 μm数字CMOS工艺制造.测试结果表明:该电路在3.3V电压下总静态电流为19mA;低频的二个DAC,二路低通滤波器和电压/电流转换电路均达到了设计指标;在实现功率控制的同时,完成射频信号的输出.     

一种BTL低静态功耗CMOS音频功率放大器的设计

对AB类CMOS音频功率放大系统中的核心运放单元电路结构,即基于共漏与共源并联组合的功率级放大电路进行了改进与优化设计a基于CSMC0.6 μm CMOS工艺的仿真结果表明,在5 V电源电压下,静态电流仅为1.59 mA.BTL模式驱动4 Ω的负载,当1 kHz频率点的总谐波失真小于0.1%时,获得的最大输出功率可以达到2 W,电源转换效率为60.7%.     

用于相变存储器的自适应1.5X/2X/3X高效电荷泵

针对相变存储器中编程驱动电路的电源效率问题,设计了一种1.5X/2X/3X自适应高效电荷泵,电路采用跳周期模式稳定输出电压.在中芯国际0.18 μm标准CMOS工艺模型下,对电路进行了仿真.结果表明,在输入电压为2.2～4.8 V时,输出5V电压,最大负载电流为10mA,电源效率最高可达94％.     

用CMOS工艺改善集成开关电容DC-DC变换器的特性

介绍了一种具有改进电路结构和改进工艺的单片集成3.3V/ 1.2 V开关电容DC- DC变换器,其控制脉冲频率和固定导通比分别为10 MHz和0 .5 .为了提高变换器的输出电流,采用CMOS工艺来制造电路中的开关器件和改进的互补型电路结构.使用Hspice电路仿真软件得到的仿真结果表明改进变换器的单个单元电路和互补型电路可使输出电流分别达到12 .5 m A和2 6 m A,且后者的功率转换效率为73% ,输出电压纹波小于1.5 % .变换器在日本东京大学的标准Rohm 0 .35 μm CMOS工艺线上投片试制,测试结果显示,使用CMOS开关的变换器单元电路的输出电流为9.8m A.     

一种片上集成低压高精度电流检测电路

提出了一种应用于电流模PWM DC-DC转换器的片上集成电流检测电路.它利用检测电阻和检测晶体管的结合,实现电感电流的检测;同时,在I-V转换电路中,运用结构简单的电流镜连接的共栅放大器实现反馈控制.在10～600 mA电感电流范围内,都可以得到高精度的检测电流,最小检测误差为0.04%.该电路在VTHN=0.735 V、|VTHP|=0.941 V的0.5 μm 1P2M CMOS工艺条件下,电路最低工作电压为1.5 V.     

一种宽动态范围跨阻放大器的设计

针对光电探测器的光电流信号弱、变化范围大的特点,设计了一种全新的检测光电流信号的跨阻放大器(TIA)电路结构,其检测电流信号范围为1.6 μ上A～1.6 mA,动态电流检测范围达到60 dB.通过在电路内部设计出两个增益可调、增益段不同的TIA,分别处理光电流的小电流段(1.6～50 μA)和大电流段(50 μA～1.6 mA),增益可调范围为56～96 dBΩ;通过外置输出电压饱和检测信号,选择所需工作的TIA及其增益段.该电路采用0.18 μm标准CMOS工艺的PDK进行电路设计、版图设计和仿真验证等.测试结果表明:在检测电流为1.6 μA时,输出电压为95 mV;检测电流为1.6mA时,输出电压为915 mV,与仿真结果相一致.电路瞬态特性良好,上升时间为5～10 ns,3.3V电压下功耗小于2 mW,各指标满足设计要求.     

一种射频前端宽带复数滤波器电路的设计

采用0.18 μm CMOS工艺,设计实现了一款7阶OTA-C复数滤波器电路.该电路适合应用于低中频结构的卫星导航射频前端芯片.滤波器的带宽设计为25 MHz,中心频率为15.4 MHz,镜像抑制大于30 dB.设计中,采用基于VCO锁相环结构的片上频率修正电路.滤波器消耗的总电流为4 mA,工作电压1.8 V.     

一种高性能CMOS采样/保持电路

介绍了一种高性能CMOS采样/保持电路.该电路在3 V电源电压下,60 MHz采样频率时,输入直到奈奎斯特频率仍能够达到90 dB的最大信号谐波比(SFDR)和80 dB的信噪比(SNR).电路采用全差分结构、底板采样、开关栅电压自举(bootstrap)和高性能的增益自举运算放大器.采用0.18 μm CMOS工艺库,对电路进行了Hspice仿真验证.结果表明,整个电路消耗静态电流5.8 mA.     

5.8 GHz CMOS混频器设计

介绍了CMOS混频器主要技术指标的设计思路和技术.采用O.18 μm CMOS工艺,使用Agilent公司的ADS软件设计出一种5.8 GHz CMOS混频器电路,结果表明,工作电压1.8 V时,RF频率5.8 GHz,本振频率5.78 GHz,中频频率20 MHz下,转换增益7.3 dB、输入1 dB压缩点-8.3 dBm,噪声系数8.7,工作电流小于5 mA,该电路已交付流片.     

一种适用于SoC的瞬态增强型线性稳压器

为满足SoC系统负载快速变化的要求,提出了一种新型摆率增强型片上LDO系统。通过增加有效的内部检测电路,使LDO的功率管栅极电压可以快速地响应输出负载跳变,提高电路响应速度。采用中芯国际40 nm CMOS工艺模型,对电路进行仿真。仿真结果表明,当LDO的负载电流以100 mA/μs跳变时,电路的最大上冲电压为110 mV,下冲电压为230 mV,恢复时间分别为1.45 μs和1.6 μs。同时,在2 V电源电压下,电路的静态电流只有42 μA。     

一种具有大电流驱动能力的低温漂带隙基准电压源

基于XFAB 0.6 μm CMOS工艺,设计了一种具有大电流驱动能力的低温度系数带隙基准电压源。通过设置不同温度系数的电阻的比值,实现带隙基准的2阶曲率补偿。采用新的电路结构,使基准源具有驱动10 mA以上负载电流的能力。经过Hspice仿真验证,常温基准输出电压为2.496 V,-55 ℃~125 ℃温度范围内的温度系数是3.1×10-6/℃;低频时,电源电压抑制比为-77.6 dB;供电电压在4~6 V范围内,基准输出电压的线性调整率为0.005%/V;负载电流在0~10 mA范围内,基准输出电压波动为219 μV,电流源负载调整率为0.022 mV/mA。     

20Gb/s 1∶2 Demultiplexer in 0.18μm CMOS

使用标准0.18μm CMOS工艺设计并实现了1:2分接器.核心电路单元采用一种新的高速、低电压锁存器结构实现.与传统的源极耦合场效应管逻辑结构的锁存器相比,其电源电压更低且速度更快.此外,为了拓展带宽,在缓冲放大电路中采用了负反馈.测试结果表明芯片可以工作于20Gb/s数据速率下.电源电压为1.8V时,包括缓冲电路在内整个芯片的工作电流为72mA.     

0.18μm CMOS 20Gb/s 1:2分接器设计

使用标准0.18μm CMOS工艺设计并实现了1:2分接器.核心电路单元采用一种新的高速、低电压锁存器结构实现.与传统的源极耦合场效应管逻辑结构的锁存器相比,其电源电压更低且速度更快.此外,为了拓展带宽,在缓冲放大电路中采用了负反馈.测试结果表明芯片可以工作于20Gb/s数据速率下.电源电压为1.8V时,包括缓冲电路在内整个芯片的工作电流为72mA.     

一种新颖的LDO频率补偿技术

通过对传统LDO频率补偿电路的零点、极点进行分析,提出了一种新颖的频率补偿技术.在原有频率补偿电路的基础上,增加一个电阻和电容以及一个PMOS管,构成新的补偿网络.此补偿网络产生一组零极点,且零点在带宽范围内,极点在带宽范围外.仿真结果显示,输出电流为100 mA时,相位裕度为87°;输出电流为1 μA时,相位裕度为46°.电路设计基于TSMC 0.18 μm CMOS工艺,采用Hspice进行仿真,电路工作电压为1.8 V.     

0.18μm CMOS 20Gb/s 1∶2分接器设计(英文)

使用标准0.18μm CMOS工艺设计并实现了1∶2分接器.核心电路单元采用一种新的高速、低电压锁存器结构实现.与传统的源极耦合场效应管逻辑结构的锁存器相比,其电源电压更低且速度更快.此外,为了拓展带宽, 在缓冲放大电路中采用了负反馈.测试结果表明芯片可以工作于20Gb/s数据速率下.电源电压为1.8V时,包括缓冲电路在内整个芯片的工作电流为72mA.     

4·2GHz CMOS射频前端电路设计

设计并实现了一个工作在4.2 GHz的全集成CMOS射频前端电路,包括可实现单端输入到差分输出变换的低噪声放大器和电流注入型Gilbert有源双平衡混频器.电路采用SMIC 0.18 μm RF工艺.测试结果表明,在1.8 V电源电压下,电路的功率增益可达到26 dB,1 dB压缩点为-27 dBm,电路总功耗 (含Buffer) 为21 mA.     

低杂散锁相环中的电荷泵设计

用TSMC 0.18μm CMOS工艺设计并实现了一种电荷泵电路.传统的电荷泵电路中充放电电流有较大的电流失配,电流失配导致相位偏差,从而引起杂散并降低了锁相环的锁定范围.文中采用与电源无关的基准电流源电路,运用运算放大器和自偏置高摆幅共源共栅电流镜电路实现了充放电电流的高度匹配,从而降低了杂散.测试结果表明:电源电压1.8V时,电荷泵电流为0.475mA,在0.3～1.6V输出电压范围内电流失配小于10mA,功耗为6.8mW.     

一种低功耗、高稳定性的无片外电容线性稳压器

本文研究并设计了输出电压3.3V,最大输出电流为150mA的CMOS无片外电容的低压差线性稳压器(Off-chipcapacitor-free Low-dropout Voltage Regulator,LDO).该LDO采用了NMC(Nested Miller Compensation)频率补偿技术保证了系统的稳定性.另外,采用大电容环路和SRE(Slew Rate Enhancement)电路抑制输出电压的跳变,改善了瞬态响应.电路采用了低功耗设计技术.采用CSMC 0.5μm CMOS混合信号工艺模型仿真表明:整个LDO的静态电流仅为3.8μA;最差情况下的相位裕度约为88.50;在5V工作电压下,当负载电流在1μs内从150mA下降到1mA时,输出电压变化仅为140mV;在负载电流150mA的情况下,当电源电压在5μs内从3.5V跳变至5V时,输出电压变化也仅为140mV.     

低温漂带隙基准源及驱动电路设计

基于标准N阱CMOS工艺设计了一种带隙基准电压产生及输出驱动转换电路。该电路采用0.6μmCSMC-HJN阱CMOS工艺验证,HSPICE模拟仿真结果表明电路输出基准电压为1.25V左右;在–55℃～125℃温度范围内的典型工艺参数条件下,电路温度系数仅为7×10-6/℃;电源电压范围为4V￣6V,在产生标称1.25V基准电压的同时,可以为负载提供1mA￣2mA的电流驱动能力。