共查询到18条相似文献,搜索用时 359 毫秒
1.
2.
3.
4.
5.
为改善高压功率VDMOS击穿电压和导通电阻之间的平方率关系,采用超结理论及其分析方法,结合电荷平衡理论,计算了超结VDMOS的理想结构参数,并利用仿真软件SILVACO对超结VDMOS的各个工艺参数(外延厚度,P柱掺杂剂量,阈值电压)进行了优化设计,对器件的正向导通特性和反向击穿特性进行了仿真分析。最终设计了一个击穿电压为815V,比导通电阻为23mΩ.cm2的超结VDMOS。 相似文献
6.
7.
8.
超结VDMOS与常规VDMOS的主要差异在于漂移区,超结VDMOS是在常规VDMOS的n型漂移区中插入了p型区。此p型区具有较大的深度与宽度比,利用一次注入与驱入工艺无法实现,所以这种超结结构的制造工艺难度比常规VDMOS大。介绍了目前实现超结结构的多次外延与注入法、多次高能离子注入法、深沟槽填p型外延法及深沟槽侧壁倾斜注入法四种主要工艺方法,重点探讨了每种方法的优缺点、制造工艺难度和适用性。对各种方法的产业化前景进行了分析,认为深沟槽填p型外延法是最适宜产业化的工艺技术。 相似文献
9.
以500 V VDMOS为例,首先分析了高压VDMOS导通电阻与电压的关系,重点讨论穿通型VDMOS的外延厚度与器件的耐压和导通电阻的关系。给出对高压VDMOS外延层厚度的优化方案,并基于理论分析在器件仿真设计软件平台上成功完成了耐压500 V、导通电阻0.85Ω的功率VDMOS器件的设计和仿真。 相似文献
10.
11.
12.
13.
借助半导体仿真工具Silvaco中所提供的工艺摸拟器(Athena)和器件摸拟器(Atlas),及L-Edit版图设计工具,设计了一款击穿电压高于-90 V、阈值电压为-4 V的p沟VDMOS器件。经实际流片测试,器件的导通电阻小于200 m!,跨导为5 S,栅-源泄漏电流和零栅电压时的漏-源泄漏电流均在纳安量级水平,二极管正向压降约为-1 V。采用2-D器件仿真方法以及相关物理模型对所设计的p沟VDMOS器件的单粒子烧毁(SEB)和单粒子栅击穿(SEGR)效应进行了分析和研究,并通过对所获得的器件样片采用钴-60"射线源进行辐照实验,研究了在一定剂量率、不同总剂量水平条件下辐照对所研制的p沟VDMOS器件相关电学参数的影响情况。 相似文献
14.
Matsushita T. Mihara T. Ikeda H. Hirota M. Hirota Y. 《Electron Devices, IEEE Transactions on》1991,38(7):1576-1581
A novel type of intelligent power device (IPD), which is suitable for automotive monolithic high side switch with high current capability, is presented. An integration of a vertical-power DMOSFET and planar MOS IC devices is performed by the newly developed junction-isolation technique using only one epitaxial growth. The isolation voltage of 80 V has been obtained, which is large enough for automotive IPDs if they are protected against high voltage transients on the battery line. A rugged vertical DMOSFET (VDMOS) has also been developed for this IPD. It has a cellular Zener diode between its source and drain, which prevents the secondary breakdown of parasitic bipolar transistor, and the resulting avalanche capability enhancement is more than an order of magnitude. This VDMOS is used for both output power device and protection device for low-voltage MOS circuitry, which makes the IPD free from any transients in the automobile without the need for external protection 相似文献
15.
提出了一种用SMIC 0.18μm CMOS混合信号工艺实现的全集成CMOS微阵列生物芯片,并成功地实现了其与一种新的生物纳米系统的集成.该电路实现了19μm×19μm电极的4×4(16单元)阵列,反相电极.电流模式放大器,译码电路,以及逻辑控制电路的单片集成,并能够提供-1.6~1.6V的组装电压,8bit的电位分辨率及39.8dB的电流增益,电源电压为1.8V,而失调和噪声电流分别为5.9nA和25.3pArms.在实验中,利用该电路实现了对30nm聚乙烯醇包裹的磁性粒子的片上选择性组装,并对实验结果进行了讨论,从而验证了该电路的正确性和该集成方法的可行性. 相似文献
16.
低压功率VDMOS的结构设计研究 总被引:1,自引:0,他引:1
对功率集成电路中耐压为60V,电流容量为2.5A的VDMOS进行了设计和仿真。在理论计算的基础上,分析了外延参数和单胞尺寸结构的设计优化方法。通过ISETCAD器件仿真软件,得出相关数据和终端结构,进而借助L-edit完成最终版图结构。 相似文献
17.
针对高压应用领域,开发了一种基于薄外延技术的高压BCD兼容工艺,实现了900V高压双RESURF LDMOS与低压CMOS,BJT器件的单片集成.与传统厚外延技术相比,工艺中n型外延层的厚度减小为9μm,因此形成pn结对通隔离的扩散处理时间被极大减小,结隔离有更小的横向扩散,节约了芯片面积,并改善了工艺的兼容性.应用此单层多晶、单层金属高压BCD兼容工艺,成功研制出一种基于耦合式电平位移结构的高压半桥栅极驱动电路,电路高端浮动偏置电压为880V. 相似文献
18.
Xianjie LI Yonglin ZHAO Daomin CAI Qingming ZENG Yunzhang PU Yana GUO Zhigong WANG Rong WANG Ming QI Xiaojie CHEN Anhuai XU 《中国光电子学前沿》2008,1(3)
The epitaxial structure and growth, circuit design, fabrication process and characterization are described for the photoreceiver opto-electronic integrated circuit (OEIC) based on the InP/lnGaAs HBT/PIN photodetector integration scheme. A 1.55 μm wavelength monolithically integrated photoreceiver OEIC is demonstrated with self-aligned InP/lnGaAs heterojunction bipolar transistor (HBT) process. The InP/lnGaAs HBT with a 2 μm × 8 μm emitter showed a DC gain of 40, a DC gain cutoff frequency of 45 GHz and a maximum frequency of oscillation of 54 GHz. The integrated InGaAs photodetector exhibited a responsivity of 0.45 AAV at λ = 1.55 μm, a dark current less than 10 nA at a bias of -5 V and a -3 dB bandwidth of 10.6 GHz. Clear and opening eye diagrams were obtained for an NRZ 223-l pseudorandom code at both 2.5 and 3.0 Gbit/s. The sensitivity for a bit error ratio of 10-9 at 2.5 Gbit/s is less than -15.2 dBm. 相似文献