平面分离双栅金属氧化物半导体场效应晶体管的设计与制作

提出并制作了一种全新的平面分离双栅金属氧化物半导体场效应晶体管,该器件垂直于沟道方向的电场为一非均匀场.理论计算、TCAD三维器件仿真以及实验结果均表明,通过改变该器件中任何一个栅极偏置电压,能够得到可以调节的输出特性(增益系数)及转移特性曲线,可以很方便地调节器件的阈值电压及亚阈值摆幅并具备低功耗特点.这为电路的设计及器件制作提供了更多的灵活性,既可以简化电路的设计又可以降低MOS集成电路制造工艺的复杂程度.平面分离双栅金属氧化物半导体场效应晶体管制作工艺与目前常规的CMOS工艺完全兼容.     

硅双栅场效应晶体管

本文综合各种资料,结合生产实践,以国内已大批量使用的几种不同结构的硅双栅场效应晶体管管芯的解剖分析为基础,介绍其原理和设计考虑、封装形式、关键参数及测试、使用注意事项和常见失效现象、工艺流程和特点。     

一种带有斜向扩展源的双栅隧穿场效应晶体管

设计并研究了一种带有轻掺杂漏(LDD)和斜向扩展源(OES)的双栅隧穿场效应晶体管(DG-TFET),并利用Sentaurus TCAD仿真工具对栅长及扩展源长度等关键参数进行了仿真分析。对比了该器件与传统TFET的亚阈值摆幅、关态电流和开关电流比,并从器件的带带隧穿概率分析其优势。仿真结果表明,该器件的最佳数值开关电流比及亚阈值摆幅分别可达3.56×10¹²和24.5 mV/dec。另外,该DG-TFET在双极性电流和接触电阻方面性能良好,且具有较快的转换速率和较低的功耗。     

双栅无结型场效应晶体管的设计与优化

利用三维数值仿真工具,对双栅无结型场效应晶体管进行了数值模拟,研究了沟道掺杂浓度深度分布对晶体管性能的影响,并对比分析了当沟道长度缩小到10nm及以下时器件的电学特性。仿真结果表明,相比于沟道为均匀掺杂分布的器件,具有中间低的沟道掺杂深度分布的双栅无结型场效应晶体管具有更优的开关电流比、漏致势垒降低、亚阈值斜率等电学性能和短沟道特性。     

铁电负电容场效应晶体管器件的研究

铁电负电容场效应晶体管作为一种新型半导体器件,利用铁电材料的负电容效应可使晶体管的亚阈值摆幅突破理论极限值60 mV/dec,是未来低功耗晶体管领域最具有前途的器件之一。该文研究并建立了铁电负电容场效应晶体管的器件模型,采用Matlab软件对负电容场效应晶体管的器件特性进行了研究分析,获得了亚阈值摆幅为33.917 6 mV/dec的负电容场效应晶体管的器件结构,探究了铁电层厚度、等效栅氧化层厚度及不同铁电材料对负电容场效应晶体管亚阈值摆幅的影响。     

栅控Tc的高温氧化物超导体场效应晶体管

本文提出了栅控超导临界温度Ｔｃ的高温氧化物超导体场效应晶体管的原理，建立了场控Ｔｃ的方程，估算和分析了器件特性，对发展和研究ＨＴＯＳｓ－ＭＯＳｓＦＥＴ的器件和电路有积极的指导意义。     

平面双栅型离子栅晶体管的逻辑功能研究

离子栅晶体管作为一种新型半导体器件,因其低电压、可多栅调控的特点以及在化学传感和类脑器件方面的运用而备受关注。由于离子栅具有侧向长程调控的能力,十分有利于制备成平面双栅的结构,进一步利用两个栅极输入对离子与沟道内电子耦合情况的调控,可以实现独特的逻辑输出。为了更好地实现该功能,采用射频磁控溅射制备了铟镓锌氧(IGZO)沟道和铟锌氧(IZO)电极,以聚电解质材料——聚苯乙烯磺酸钠(PSSNa)作为离子栅介质制备了平面双栅型离子栅晶体管。在测量其晶体管基本电学特性的基础上,通过对双栅调控机制的研究,首先实现了与逻辑(AND)的输出,再利用负载电阻后反相器的非门(NOT)作用,将两者结合,形成与非逻辑(NAND)输出,从而证明离子栅晶体管在平面双栅结构下仅需简单的器件和电路就能实现多种基本逻辑功能。     

12 GHz GaAs/InGaAs异质结双栅功率场效应晶体管

报道了GaAs／InGaAs异质结双杨功率场效应晶体管的设计考虑、器件结构和制作，讨论了所采用的一些关键工艺，给出了器件性能。在12GHz下，最大输出功率≥130mW，增益≥12dB，功率附加效率≥30％。     

低压条形栅功率场效应晶体管的研制

介绍一种新型低压平面结构的功率场效应晶体管--条形栅VDMOS.通过与传统的元胞型结构比较,发现条形栅具有导通电阻小、开关速度快以及工作稳定性高等特点.还对条形栅VDMOS的工艺做了介绍,其工艺过程简单,实用性强.     

一种JFET区域具有N型重掺杂的1200 V碳化硅浅槽平面MOSFET器件的设计与优化北大核心

介绍了一种在JFET区域采用浅槽N型重掺杂降低器件比导通电阻与开启损耗的1 200 V碳化硅平面栅MOSFET器件。采用浅槽结构设计，减小了器件栅源电容CGS及栅漏电容与栅源电容比值CGD/CGS,降低了器件的开启损耗。浅槽下方采用的N型重掺杂使得器件反型层沟道压降明显提高，使器件获得了更低的比导通电阻。仿真结果表明，相比于平面栅MOSFET器件，开启损耗降低了20%;相比于平面栅MOSFET与分裂栅MOSFET,器件比导通电阻分别减小了14%和17%。     

异质栅非对称Halo SOI MOSFET

为了抑制异质栅SOI MOSFET的漏致势垒降低效应,在沟道源端一侧引入了高掺杂Halo结构.通过求解二维电势Poisson方程,为新结构器件建立了全耗尽条件下表面势和阈值电压解析模型,并对其性能改进情况进行了研究.结果表明,新结构器件比传统的异质栅SOI MOSFETs能更有效地抑制漏致势垒降低效应,并进一步提高载流子输运效率.新结构器件的漏致势垒降低效应随着Halo区掺杂浓度的增加而减弱,但随Halo区长度非单调变化.解析模型与数值模拟软件MEDICI所得结果高度吻合.     

异质栅非对称Halo SOI MOSFET

为了抑制异质栅SOI MOSFET的漏致势垒降低效应，在沟道源端一侧引入了高掺杂Halo结构．通过求解二维电势Poisson方程，为新结构器件建立了全耗尽条件下表面势和阈值电压解析模型，并对其性能改进情况进行了研究．结果表明，新结构器件比传统的异质栅SOI MOSFETs能更有效地抑制漏致势垒降低效应，并进一步提高载流子输运效率．新结构器件的漏致势垒降低效应随着Halo区掺杂浓度的增加而减弱，但随Halo区长度非单调变化．解析模型与数值模拟软件MEDICI所得结果高度吻合．     

超深亚微米自对准平面双栅MOSFET假栅的制作

进入超深亚微米领域以后,传统CMOS器件遇到了器件物理、工艺技术等方面难以逾越的障碍.普遍认为,必须引入新结构和新材料来延长摩尔定律的寿命.其中,双栅CMOS被认为是新结构中的首选.在制作平面型双栅MOS器件中,采用自对准假栅结构,利用UHV外延得到有源区(S、D、G),是一种制作自对准双栅MOSFET的有效手段.文章详细研究了一种假栅制作技术.采用电子束曝光,结合胶的灰化技术,得到了线宽为50 nm的胶图形,并用RIE刻蚀五层介质的方法,得到了栅长仅为50 nm的自对准假栅结构.     

具有栅介质电场屏蔽作用的新型GaN纵向槽栅MOSFET器件设计

基于氮化镓(GaN)等宽禁带(WBG)半导体的金氧半场效应晶体管(MOSFET)器件在关态耐压下,栅介质中存在与宽禁带半导体临界击穿电场相当的大电场,致使栅介质在长期可靠性方面受到挑战。为了避免在GaN器件中使用尚不成熟的p型离子注入技术,提出了一种基于选择区域外延技术制备的新型GaN纵向槽栅MOSFET,可通过降低关态栅介质电场来提高栅介质可靠性。提出了关态下的耗尽区结电容空间电荷竞争模型,定性解释了栅介质电场p型屏蔽结构的结构参数对栅介质电场的影响规律及机理,并通过权衡器件性能与可靠性的关系,得到击穿电压为1 200 V、栅介质电场仅0.8 MV/cm的具有栅介质长期可靠性的新型GaN纵向槽栅MOSFET。     

高k栅介质MOSFET电特性的模拟分析

对高k栅介质MOSFET栅极漏电进行研究 ,确定栅介质的厚度 ,然后使用PISCES Ⅱ模拟器对高k栅介质MOSFET的阈值电压、亚阈斜率和Idsat/Ioff进行了详细的分析研究。通过对不同k值的MOSFET栅极漏电、阈值电压、亚阈斜率和Idsat/Ioff的综合考虑 ,得出选用k <5 0且Tk/L≤ 0 .2的栅介质能获得优良的小尺寸MOSFET电性能。     

平面型埋栅结构的静电感应晶体管

在表面栅和埋栅结构的基础上,提出了一种制造静电感应晶体管的新型结构,平面型埋栅结构.用普通的平面工艺实现了具有高击穿电压的埋栅结构,避免了工艺难度较大的二次外延和台面腐蚀工艺.实验结果表明该结构可用于制造各种功率静电感应器件,其优点是具有高的击穿电压和高的阻断增益,并讨论了平面型埋栅结构的主要特点和制造工艺.     

平面型埋栅结构的静电感应晶体管

在表面栅和埋栅结构的基础上,提出了一种制造静电感应晶体管的新型结构,平面型埋栅结构.用普通的平面工艺实现了具有高击穿电压的埋栅结构,避免了工艺难度较大的二次外延和台面腐蚀工艺.实验结果表明该结构可用于制造各种功率静电感应器件,其优点是具有高的击穿电压和高的阻断增益,并讨论了平面型埋栅结构的主要特点和制造工艺.     

一种基于VDMOS技术的浅沟槽平面栅MOSFET新结构

本文基于VDMOS技术提出了一种浅沟槽平面栅MOSFET（TPMOS）新结构,其中浅沟槽位于VDMOS多晶硅平面栅下方n-漂移区的两元胞中央。与传统的VDMOS结构相比,新结构不仅可以显著改善器件的导通电阻(RON)和击穿电压(VBR),减小它们对栅极长度的依赖,而且除浅沟槽外,制作工艺与VDMOS完全兼容。采用TPMOS结构可为器件设计和制造提供更大的自由度。