共查询到10条相似文献,搜索用时 328 毫秒
1.
2.
提出了一种含介质深槽的横向p沟道功率MOSFET(p-MOSFET)。深槽内填充了线性组合的高介电常数(high-k)介质和二氧化硅,以调变寄生的深槽电容(CDT),使CDT充电电荷增大且使该充电电荷沿纵向接近均匀分布。在深槽一侧,通过提高p型漂移区剂量来提供负极板充电电荷,在深槽另一侧,通过增设n型区来提供正极板充电电荷。两侧漂移区的电荷补偿效应均得到增强,器件性能获得提高。仿真结果表明,当击穿电压VB为450 V时,器件的比导通电阻RON,SP为9.5 mΩ·cm2,优值达21.3 MW/cm2,优值为现有器件的2.7倍。该项研究成果为功率集成电路提供了更优的器件选择。 相似文献
3.
4.
5.
静电感应晶体管(SIT)有源区外围边界各种寄生电流的存在,不仅造成了阻断态下漏电增大,导致Ⅰ-Ⅴ特性异常,造成器件性能劣化,并且降低了器件的成品率.在器件有源区周围设计了保护沟槽,形成了槽台结构的孤岛,从物理上有效地切断了可能的寄生电流,改善了器件的耐压能力,优化了Ⅰ-Ⅴ特性.槽台结构通过对表面的台面造型来控制表面电场,能有效提高器件的击穿电压,改善器件电性能. 相似文献
6.
对埋栅型SIT,为切断栅极和源极(或阴极)之间在外延过程中形成的连体,打开栅电极区,进行外延后的台面刻蚀,对台面刻蚀的深度和形状进行研究;为消除栅墙外划片边界造成的各种寄生效应,在有源区的外面挖深槽,以保证栅源击穿发生在内部、实现击穿接近理论值。对先刻蚀台面还是先刻蚀槽的问题做了实验对比,结果发现先台后槽更有利于器件特性的改善。 相似文献
7.
8.
相比于P+衬底CMOS工艺,P-衬底0.35 μm BiCMOS工艺中CMOS管的抗闩锁性能更差。为了提高CMOS管的抗闩锁性能,利用光触发方式,基于Medici器件,仿真研究了BiCMOS工艺中深槽对CMOS管闩锁性能的影响。结果表明,深槽可以提高CMOS管的抗闩锁性能。在光触发脉冲宽度为50 ns,深槽深度为3、5、7 μm时,深槽BiCMOS工艺中CMOS管的闩锁触发电流分别是无深槽BiCMOS工艺中CMOS管的3.13,6.88,11.12倍。 相似文献
9.