用于CMOS工艺的双功函数Ni全硅化物金属栅

研究了Ni全硅化物金属栅功函数调整技术.研究表明,通过在多晶硅硅化前向多晶硅栅内注入杂质能够有效地调整Ni全硅化物金属栅的栅功函数.通过注入p型或n型杂质,如BF2,As或P,能够将Ni全硅化物金属栅的功函数调高或调低,以分别满足pMOS管和nMOS管的要求.但是注入大剂量的As杂质会导致分层现象和EOT变大,因此As不适合用来调节Ni全硅化物金属栅的栅功函数.由于FUSI工艺会导致全硅化金属栅电容EOT减小,全硅化金属栅电容的栅极泄漏电流大于多晶硅栅电容.     

镍硅化物工艺新进展

随着MOSFET器件的特征尺寸进入亚100 nm,传统自对准硅化物材料,如TiSi_2和CoSi_2,由于其硅化物形成工艺的高硅耗、高形成热预算和线宽效应等特点,已不能满足纳米尺寸器件对硅化物材料的要求,显现出其作为自对准硅化物材料的局限性.NiSi与传统自对准硅化物材料相比,不但具有硅化物形成工艺的低硅耗和低形成热预算,而且具有低电阻率,又不存在线宽效应.所以,NiSi作为纳米尺寸器件最有希望的自对准硅化物材料得到广泛的关注和研究.综合介绍了镍硅化物特性,一硅化镍薄膜形成工艺及其工艺控制问题.     

全硅化物金属栅MOS电容的C-V测量技术研究

本文研究了薄栅氧MOS电容C-V特性测量方法和电容模型的适用性。当氧化层漏电较大时,采用二元并联或二元串联简单模型不能准确测量得到MOS电容真实值,需采用并联电导和串联电阻的三元模型或进一步考虑串联电感的四元模型,进行双频率测试。本文在Ni全硅化物（FUSI）金属栅MOS结构上用双频率技术分别采用三元和四元模型进行了测量,结果表明,三元模型测量得到MOS电容仍具有一定的频率依赖性,而采用四元模型得到的MOS电容几乎没有频率依赖性,即更接近于真实值。本文还分析和试验了Ni FUSI栅MOS电容的面积对测试准确度的影响。结果表明,减小MOS电容的面积,可以有效地减小电容模型损耗因子,提高测量准确度,电容频率依赖性降低,在一定条件下,采用简单二元串联模型就可以得到可靠的C-V特性曲线。用考虑量子效应修正的NCSU C-V计算软件分析获得的电容值可计算出栅介质厚度。另外,本文研究了超薄栅氧上Ni FUSI栅MOS电容的准静态C-V测试和光照高频C-V测试。结果表明,对于超薄栅氧由于其漏电增大,其漏电流已明显干扰准静态C-V测试中的位移电流,严重影响电容测试的准确性;而采用光照高频C-V可避免漏电流的影响,较准确地测得MOS电容的低频C-V特性,为全硅化反应完成与否提供判断依据,为研究SiO2/Si界面态特性提供工具和手段。     

先进的小尺寸金属栅CMOS工艺开发

利用校准之后工艺模拟软件TSUPREM-4和器件模拟软件MEDICI,采用工艺模拟与实际工艺流片相结合的方法对沟道尺寸为0．8μm-2μm之间的金属铝栅CMOS进行器件模拟、试验及分析,提出了相应的工艺及改进措施,确定了器件的结构、工艺等参数,提出了一个可行的工艺流程。通过对晶体管部分特征参数和电学特性的详细分析,最终获得了满意的设计参数和性能。同时通过对在此工艺平台下的各种端口的ESD保护结构进行试验与分析,找出满足2kV HBM模式的ESD保护结构与设计规则。     

亚微米CMOS IC中自对准硅化物工艺的研究

自对准硅化钛工艺有许多重要的优点.但也存在栅氧化物的完整性、硅化物桥接短路、pn结损伤、二极管特性退化等问题.文章针对这些问题,在硅化前和硅化后的清洗、硅化的快速退火处理、接触电阻最佳化以及在硅化物上的接触孔腐蚀的选择性等方面进行了改进,有效地解决了问题.     

钛离子注入硅薄层硅化物结构和特性

用大束流密度的钛金属离子注入硅,能够直接合成性能良好的薄层硅化物,随束流密度的增加,硅化钛生长,薄层硅化物的薄层电阻（Ｒｓ） 明显下降,当束流密度（Ｊ）为０－７５Ａ／ｍ２ 时,Ｒｓ 达到最小值１６Ω／□,电阻率达到０－６４μΩ·ｍ 。经过１０５０ ℃快速退火２０ｓ 后,Ｒｓ 可下降到２－２Ω／ □,说明退火可进一步改善硅化钛的质量。扫描电子显微镜观察表明,枝状连续的硅化物已经形成。Ｘ衍射分析表明,注入层中形成了ＴｉＳｉ和ＴｉＳｉ２ 。背散射分析表明,其薄层厚度为８０ｎｍ 。利用ＭＥＶＶＡ金属离子注入,可获得直径达到Φ５００ｍ ｍ 注入斑点。     

硅化物支持先进的栅叠层结构

在多晶硅／二氧化硅栅被使用了40多年之后,产业界面临着转向高k／金属栅堆叠的挑战。我们正在目睹一个时代的结束。硅化(silicidation),历史上曾用于接触的金属化,在三种有竞争力的45nm及以下节点的高k／金属栅解决方案中显得尤为突出。经过多年对可变性的重点关     

全耗尽CMOS/SOI工艺

对全耗尽 CMOS/ SOI工艺进行了研究 ,成功地开发出成套全耗尽 CMOS/ SOI抗辐照工艺 .其关键工艺技术包括 :氮化 H2 - O2 合成薄栅氧、双栅和注 Ge硅化物等技术 .经过工艺投片 ,获得性能良好的抗辐照 CMOS/ SOI器件和电路 (包括 10 1级环振、2 0 0 0门门海阵列等 ) ,其中 ,n MOS:Vt=0 .7V,Vds=4 .5～ 5 .2 V,μeff=4 6 5 cm2 / (V· s) ,p MOS:Vt=- 0 .8V ,Vds=- 5～ - 6 .3V,μeff=2 6 4 cm2 / (V· s) .当工作电压为 5 V时 ,0 .8μm环振单级延迟为 4 5 ps     

全耗尽CMOS/SOI工艺

对全耗尽CMOS/SOI工艺进行了研究,成功地开发出成套全耗尽 CMOS/SOI抗辐照工艺.其关键工艺技术包括:氮化H2-O2合成薄栅氧、双栅和注Ge硅化物等技术.经过工艺投片,获得性能良好的抗辐照CMOS/SOI器件和电路(包括101级环振、2000门门海阵列等),其中,nMOS:Vt=0.7V,Vds=4.5～5.2V,μeff=465cm2/(V*s),pMOS:Vt=-0.8V,Vds=-5～-6.3V,μeff=264cm2/(V*s).当工作电压为5V时,0.8μm环振单级延迟为45ps.     

金属栅薄膜全耗尽器件研究

实验并研究了采用金属栅工艺的全耗尽SOI MOS器件.采用LDD结构,以减小热载流子效应,防止漏击穿;采用突起的源漏区,以增加源漏区的厚度,并减小源漏区的串联电阻,以增强器件的电流驱动能力,降低寄生电阻,减小静态功耗.研究并分析了硅膜厚度对阈值电压和阈值电压漂移的影响,以及对本征栅电容和静态功耗的影响.与采用常规工艺的器件相比,提高了输出驱动电流,改善了器件的亚阈值特性,特别是在沟道掺杂浓度比较低的情况下,能得到非常合适的阈值电压.     

CMOS Dual-Work-Function Engineering by Using Implanted Ni-FUSI

For the first time, a simple CMOS fully silicided (FUSI) process achieving n/pMOS band-edge work function was demonstrated, which is fully compatible with conventional CMOS process. Dual-work-function CMOS FUSI, with a wide range of 800 mV, was achieved by implantation of Yb into the poly of the nMOS gate (4.1-eV work function) and Ga into the poly of the pMOS gate (4.9-eV work function), respectively. The placement of the tuning elements at the metal/dielectric interface was engineered with the thermal budget, as well as the implant dose and species.     

HfO2 Gate Dielectrics for Future Generation of CMOS Device Application

The material and electrical properties of HfO2 high-k gate dielectric are reported.In the first part,the band alignment of HfO2 and (HfO2)x(Al2O3)1-x to (100)Si substrate and their thermal stability are studied by X-ray photoelectron spectroscopy and TEM.The energy gap of (HfO2)x(Al2O3)1-x,the valence band offset,and the conduction band offset between (HfO2)x(Al2O3)1-x and the Si substrate as functions of x are obtained based on the XPS results.Our XPS results also demonstrate that both the thermal stability and the resistance to oxygen diffusion of HfO2 are improved by adding Al to form Hf aluminates.In the second part,a thermally stable and high quality HfN/HfO2 gate stack is reported.Negligible changes in equivalent oxide thickness (EOT),gate leakage,and work function (close to Si mid-gap) of HfN/HfO2 gate stack are demonstrated even after 1000℃ post-metal annealing(PMA),which is attributed to the superior oxygen diffusion barrier of HfN as well as the thermal stability of the HfN/HfO2 interface.Therefore,even without surface nitridation prior to HfO2 deposition,the EOT of HfN/HfO2 gate stack has been successfully scaled down to less than 1nm after 1000℃ PMA with excellent leakage and long-term reliability.The last part demonstrates a novel replacement gate process employing a HfN dummy gate and sub-1nm EOT HfO2 gate dielectric.The excellent thermal stability of the HfN/HfO2 gate stack enables its use in high temperature CMOS processes.The replacement of HfN with other metal gate materials with work functions adequate for n- and p-MOS is facilitated by a high etch selectivity of HfN with respect to HfO2,without any degradation to the EOT,gate leakage,or TDDB characteristics of HfO2.     

锗预非晶化注入对镍硅(NiSi)金属栅功函数的影响研究

随着超大规模集成电路技术的发展,CMOS器件的制备过程需要同时引入金属栅和超浅结等新的先进工艺技术,因此各种新工艺的兼容性研究具有重要意义.本文研究了超浅结工艺中使用的锗预非晶化对镍硅(NiSi)金属栅功函数的影响.对具有不同剂量Ge注入的NiSi金属栅MOS电容样品的研究表明,锗预非晶化采用的Ge注入对NiSi金属栅的功函数影响很小(小于0.03eV),而且Ge注入也不会导致氧化层中固定电荷以及氧化层和硅衬底之间界面态的增加.这些结果表明,在自对准的先进CMOS工艺中,NiSi金属栅工艺和锗预非晶化超浅结工艺可以互相兼容.     

双栅氧CMOS工艺研究

双栅氧工艺(dual gate oxide)在高压CMOS流程中得到了广泛的应用,此项工艺可以把薄栅氧器件和厚栅氧器件集成在同一个芯片上.文章介绍了常用的两种双栅氧工艺步骤并分析了它们的优劣.在此基础上,提出了一种实现双栅氧工艺的方法.     

高性能亚100nm栅长氮氧叠层栅介质难熔W/TiN金属栅电极CMOS器件

在国内首次将等效氧化层厚度为1.7nm的N/O叠层栅介质技术与W/TiN金属栅电极技术结合起来,用于栅长为亚100nm的金属栅CMOS器件的制备.为抑制短沟道效应并提高器件驱动能力,采用的关键技术主要包括:1.7nm N/O叠层栅介质,非CMP平坦化技术,T型难熔W/TiN金属叠层栅电极,新型重离子超陡倒掺杂沟道剖面技术以及双侧墙技术.成功地制备了具有良好的短沟道效应抑制能力和驱动能力的栅长为95nm的金属栅CMOS器件.在VDS=±1.5V,VGS=±1.8V下,nMOS和pMOS的饱和驱动电流分别为679和-327μA/μm.nMOS的亚阈值斜率,DIBL因子以及阈值电压分别为84.46mV/dec,34.76mV/V和0.26V.pMOS的亚阈值斜率,DIBL因子以及阈值电压分别为107.4mV/dec,54.46mV/V和0.27V.结果表明,这种结合技术可以完全消除B穿透现象和多晶硅耗尽效应,有效地降低栅隧穿漏电并提高器件可靠性.     

A High Performance Sub-100nm Nitride/Oxynitride Stack Gate Dielectric CMOS Device with Refractory W/TiN Metal Gates

在国内首次将等效氧化层厚度为1.7nm的N/O叠层栅介质技术与W/TiN金属栅电极技术结合起来,用于栅长为亚100nm的金属栅CMOS器件的制备.为抑制短沟道效应并提高器件驱动能力,采用的关键技术主要包括:1.7nm N/O叠层栅介质,非CMP平坦化技术,T型难熔W/TiN金属叠层栅电极,新型重离子超陡倒掺杂沟道剖面技术以及双侧墙技术.成功地制备了具有良好的短沟道效应抑制能力和驱动能力的栅长为95nm的金属栅CMOS器件.在VDS=±1.5V,VGS=±1.8V下,nMOS和pMOS的饱和驱动电流分别为679和-327μA/μm.nMOS的亚阈值斜率,DIBL因子以及阈值电压分别为84.46mV/dec,34.76mV/V和0.26V.pMOS的亚阈值斜率,DIBL因子以及阈值电压分别为107.4mV/dec,54.46mV/V和0.27V.结果表明,这种结合技术可以完全消除B穿透现象和多晶硅耗尽效应,有效地降低栅隧穿漏电并提高器件可靠性.     

提高SiC MESFET栅金属平坦性的方法

SiC金属-半导体场效应晶体管的工艺研制中,通常需要有源区之间的隔离。现常用刻蚀隔离的方法,但这一方法存在细栅条跨越隔离台阶的问题,若隔离台阶太陡,则栅金属在台阶处连续性较差,易产生电迁徙,器件工作时首先在此处烧毁,使器件失效。设计了几种提高栅金属平坦性的方法:通过优化台上掩模层台阶倾斜角以及调整刻蚀ICP,RIE功率可以实现18°左右倾斜台阶;通过类平坦化技术可以将绝缘介质淀积到台下区,基本实现无台阶;利用离子注入隔离取代刻蚀隔离则可以真正实现无台阶。实验验证以上方法可以有效提高栅金属的平坦性。     

HfO2 Gate Dielectrics for Future Generation of CMOS Device Application

Introduction High- k gate dielectrics have been extensivelystudied as alternates to conventional gate oxide( Si O2 ) due to the aggressive downscaling of Si O2thickness in CMOS devices,and hence the exces-sive gate leakage.Hf O2 has emerged as one...     

金属沾污对超薄栅氧(2. 5nm)特性的影响

采用可控的金属沾污程序 ,最大金属表面浓度控制在 10 1 2 cm- 2数量级 ,来模拟清洗工艺最大可能金属沾污表面浓度 .利用斜坡电流应力和栅注入方式测量本征电荷击穿来评估超薄栅氧特性和金属沾污效应 .研究了金属锆和钽沾污对超薄栅氧完整性的影响 .实验结果表明金属锆沾污对超薄栅氧完整性具有最严重危害 ;金属钽沾污的栅氧发生早期击穿现象 ,而金属铝沾污对超薄栅氧完整性没有明显影响 .