一种全负载稳定的高PSRR LDO的设计北大核心CSCD

提出了一种高电源纹波抑制比的低压差线性稳压器.该低压差线性稳压器通过提高带隙基准的电源抑制比以达到提高LDO(低压差线性稳压器)低频电源纹波抑制的能力.在TSMC 0.18μm CMOS工艺下进行了仿真验证,仿真结果表明,该LDO最大负载电流可以达到80mA,当负载电流在0~80mA范围内变化时,开环相位裕度均大于64°,证明了低压差线性稳压器的高稳定性.当负载电流从0mA跳变到80mA时,系统的输出电压过冲仅为15mV,环路响应时间仅为0.5μs.当负载电流为80mA,测得10kHz时的电源纹波抑制比为-60.82dB,100kHz时LDO的电源纹波抑制比为-57.66dB.     

了解线性稳压器的电源抑制比

电源抑制比(Powe r Supply Ripple Rejection;PSRR)是专门衡量电路对于电源内各种频率纹波的抑制能力,这在许多射频和无线应用中非常重要.本文将针对提升电源抑制比为最好的应用状况提出具体分析.低压降稳压器(LDO)的电源抑制比是指输出纹波与输人纹波在一个频率范围内的比值(通常是10 Hz至10 MHz),其结果通常是以分贝(dB)表示.电源抑制比的基本公式,特别是低压降稳压器的电源抑制比,可以表示如下:     

了解线性稳压器的噪声

模拟电路的噪声多种多样，其中包括热噪声、闪烁噪声、散粒噪声(shotnoise)等。在LDO应用中，噪声有时会与电源纹波抑制比(PSRR)相混淆。它们都是在输出端产生不需要的信号，因此二者常混在一起被称为“噪声”。这是不正确的。PSRR是指输出的帷波量，它来自于输人中的纹波。而噪声纯粹是一个物理现象，晶体管与电阻器(电容器不产生噪声)在基本的水平上就会产生噪声。     

采用双闭环控制提高PWM的电源纹波抑制

文章提出了一种新的调制技术,以提高数字脉冲宽度调制器（PWM）的电源纹波抑制。这种调制技术的特点是使用两个反馈点（开关节点和输出点）,以使在相对低的开关频率下实现高增益和高带宽。由此能够得到高环路增益,提高电源纹波抑制比。通过系统仿真及实验测试证实,与理论分析基本一致。此技术可用于高性能要求的直流电源变换器及高保真音频功率放大器。     

电源纹波分析测试与抑制

纹波是电源的重要参数,在计量中是衡量电源是否合格的一项重要指标。因此,对电源纹波进行分析测试就成为必不可少的测试指标,该文主要通过对电源纹波的分析,并在测试时需要进行相应的设置来达到对电源纹波合理的测试,对超出的部分进行相应的抑制,达到电源在日常使用的要求。     

用于无源RFID标签的拓展PSRR带宽无片外电容LDO

经过调制的射频信号整流后会为无源射频识别(RFID)标签引入数万到几十万赫兹的电源纹波.为了抑制这种电源纹波,设计了一款1 MHz带宽内高电源电压抑制比(PSRR)、超低功耗、无片外电容低压差线性稳压器(LDO).利用超级源跟随器结构改变传统LDO环路的极点分布,将输出极点作为环路主极点,将低频PSRR带宽有效拓展到1 MHz.利用动态偏置技术和双零点补偿结构保证环路稳定性.该LDO采用TSMC 0.18 μm CMOS工艺实现,芯片面积约0.017 mm2.测试结果表明:LDO在1 MHz频率范围内的PSRR小于-46 dB,轻负载下的PSRR可达-57 dB;电路消耗0.33～3.4 μA的静态电流;在工作电压为1.1～3 V时输入电压调整率为4.6 mV/V;在负载电流为0～25 μA时负载调整率为0.3 mV/μA;该LDO仅采用35 pF片上电容.     

一种高电源抑制比的LDO电路的设计

电源抑制比（PSRR）反映的是电路对电源噪声的敏感程度,在电源管理电路中是极为重要的性能指标。总是希望有高的电源抑制比来抑制电源噪声对电路的影响。低压差线性稳压（LDO）电路中这个指标尤为重要,本文将设计一款具有高电源抑制比的低压差线性稳压器。     

一种应用于LDO稳压器的 CMOS误差放大电路的设计

本文设计了一种应用于集成稳压器的新型误差放大电路,其核心部分采用对称性的差分运算跨导(OTA)结构,并通过嵌套密勒补偿和动态频率补偿技术,显着改善了其性能指标.采用Hynix0.5 μ m CMOS Hspice模型进行仿真后表明,此款带隙基准电路在较宽的频带范围内,增益高于60dB,共模抑制比(CMRR)和电源抑制比(PSRR)为70dB左右.     

一种高电源噪声抑制比的LDO设计

在分析LDO中频段电源噪声抑制比的基础上,采用自适应偏置结构,设计了一种高电源噪声抑制比的LDO电路。通过进一步引入基于高通滤波器的电源噪声抑制增强电路,提升了LDO在中频段电源噪声抑制比。电路采用0.13 μm CMOS工艺设计,整个芯片面积为0.123 mm²,静态电流为29.3 μA,功率管上电压降为0.2 V。LDO的电源噪声抑制比在100 kHz时为65 dB,在2 MHz时可达75 dB。     

开关电源纹波抑制研究

提出开关电源纹波的定义,分析开关电源纹波产生的原因,并提出几种抑制纹波的方法。最后针对一款特殊开关电源,论述了开关电源的输出稳定性问题。该电源输出电流为10A,输出电压为12V,主要用于驱动半导体激光器。为减小输出电流纹波,提高激光功率稳定性,研究分析了几种抑制纹波的方法,包括滤波法,多路叠加法等。该电源的设计采用主、副电源的思路,从主电源采集纹波信号反馈给副电源的控制端,从而使主副电源输出叠加后保持较小的输出纹波。通过实验验证该方法可以使纹波系数保持在1%,使得性能有所提高。     

LDO线性稳压器中高性能误差放大器的设计

设计了一个共源共栅运算跨导放大器,并成功地将其应用在一款超低功耗LDO线性稳压器芯片中。该设计提高了电源抑制比(PSRR),并具有较高的共模抑制比(CMRR)。电路结构简单,静态电流低。该芯片获得了高达99 dB的电源抑制比。     

考虑干扰信号的航空电源电磁兼容优化方法

受航空电源电压波动及自身交流信号残余量的影响,电源电磁兼容的耦合度难以得到有效保障。基于此,文章提出考虑干扰信号的航空电源电磁兼容优化方法研究。将航空电源稳压器的输入和输出分别作为两个独立的信号源,计算纹波比后,滤波器采用压控电压源的方式只允许特定频率范围内的信号通过,抑制其他频率的信号。在测试结果中,设计方法下的耦合度与信噪比之间不存在直接相关关系,对应的测试结果始终稳定在-34.0dB以上,与对照组相比具有明显优势。     

高电源电压抑制、低功耗片上低压差线性稳压器的研究与设计

为了能更适合于片上集成,在提供稳定电压的同时降低输入电压的噪声,设计了一种新型片上CMOS低压差线性稳压器(LDO),其显著特点是静态电流很小,在3.3V供电电压下,只有10μA的静态电流,功耗很小,适合于片上低功耗集成使用.同时,对LDO的电源电压抑制(PSR)进行了改进,提出了一种有效地使PSR提高的方法,使PSR低频下达到了大约-45dB,最差的情况也能达到-20dB左右,对输入电源的纹波噪声有比较好的抑制作用,更加适合于对噪声敏感的电路集成.     

一种低噪声高电源抑制比CMOS低压差线性稳压器

提出了一款基于标准0.18μm CMOS工艺的低噪声高电源抑制比(PSRR)CMOS低压差线性稳压器(LDO),其中包括了带隙基准电路。对LDO和带隙基准电路的噪声和电源抑制进行了建模分析,并得出了电路设计原则。根据设计原则使用两级误差放大器实现了低噪声高电源抑制性能,并且通过合理的频率补偿保证了电路稳定。测试结果显示,LDO输出在-40¹20℃温度范围内的温度系数约为48×10-6/℃;在1120℃温度范围内的温度系数约为48×10-6/℃;在1¹00kHz频率范围内输出噪声电压约为37.3μV;在1kHz和1MHz处的PSRR分别大于60dB和35dB;芯片总面积约为0.27mm2,无负载电流约为169μA。     

一种用于低压降稳压器频率补偿的压控电流源

利用小信号压控电流源(VCCS)电路产生所需零点,是一种先进的低压降稳压器(LDO)频率补偿方法。文章分析了VCCS频率补偿方法的原理和VCCS电路对LDO的瞬态响应及电源抑制(PSR)特性的改善作用,并提出了一种新的VCCS电路结构。该电路结构功耗低、占用面积小,在直到5 MHz的频率范围内,都有近乎理想的性能。采用这种结构的VCCS电路,基于0.5μm CMOS工艺,设计的一款300 mV压降,2.5 V输出电压,最大100 mA输出电流的LDO电路,具有很好的频率响应、瞬态响应和电源抑制特性。该LDO电路所用全部片上电容的总值不到1pF。     

一种新型CMOS误差放大电路的设计

设计了一种应用于集成稳压器的新型误差放大电路,其核心部分采用对称性的差分运算跨导(OTA)结构;通过嵌套密勒补偿和动态零点频率补偿技术,显著改善了其性能指标;采用Hy-nix 0.5μm CMOS Hspice模型进行仿真,结果表明,此带隙基准电路在较宽的频带范围内,噪声只有0.5μV rms,共模抑制比(CMRR)和电源抑制比(PSRR)为70 dB左右。     

闭环数字输入D类放大器实现卓越音质

传统的开环设计D类放大器对电源的纹波电流很敏感，会把耦合至音频段的纹波放大，产生音频干扰，因此通常需要精密设计、成本较高的低纹波电流电源。 德州仪器（TI）的数字输入20W立体声D类扬声放大器TAS5706采用闭环反馈技术，实现了出色的电源抑制比（PSRR），可补偿电源纹波对功放的影响，降低耦合至音频段的电源噪声，放宽了对电源的要求，在电压波动时也可保持恒定的输出功率，允许工程师设计更低成本的电源。     

一种CMOS单片LDO线性稳压器的设计

提出了一种单片集成的高电源抑制比LDO线性稳压器,主要应用于PLL中VCO和电荷泵的电源供给.该稳压器采用RC补偿方案,与其他补偿方法相比,RC补偿几乎不消耗额外电流.误差放大器采用折叠共源共栅结构,可以提供较高的电源抑制比,并且使得设计的LDO为两级放大器结构,有利于简化补偿网络.所设计的LDO在低频时电源抑制比(PSR)为一69 dB,在lMHz处的电源抑制比为-19 dB.采用0.35 μm工艺流片,测试结果表明,该LDO可以为负载提供70 mA的电流.     

一种高电源抑制比LDO

采用0.18 μm CMOS工艺,设计了一种低压差线性稳压器(LDO)。分析了传统LDO在重载高频下电源抑制比(PSR)的缺陷,提出一种带有多级缓冲PSR提升结构的LDO。采用创新的PSR增强结构,使得PSR增强效果与其负载电流成弱相关,从而保证LDO在宽负载范围内具有优秀的高频PSR增强效果。仿真结果表明,负载电流为300 mA时,低频下LDO的PSR为-68 dB,频率为10 MHz时LDO的PSR可达－50 dB。     

安森美半导体的超高电源抑制比(PSRR)LDO提高无线和成像应用性能

射频(RF)收发器、Wi-Fi模块和光学图像传感器等应用对开关稳压器产生的噪声或残留交流纹波较敏感。半导体行业领袖安森美半导体最近推出的超高电源抑制比(PSRR)低压降(LDO)稳压器系列NCP16x及汽车变体器件NCV81x,实现超低噪声,是用于这类应用的理想电源管理方案。安森美半导体的超高PSRR LDO稳压器系列简介安森美半导体的超高PSRR LDO稳压器系列采用了一种新的专利架构,从而实现业界最佳的PSRR(最高达98 dB),阻止不想要的电源噪声到达敏感的模拟电路,而超低噪声无需额外的输出电容。