基于FPGA的FIR滤波器的设计与实现

本文分析了FIR滤波器的结构特点和基本原理,基于Matlab用窗函数法对FIR滤波器进行设计并在Simulink中进行系统仿真.最后,在FPGA中实现并利用SignalTap Ⅱ逻辑分析器对设计进行测试验证,测试结果与仿真结果一致.     

基于FPGA的FIR滤波器的设计与实现

分析了FIR滤波器的结构特点和基本原理，基于Matlab用窗函数法对FIR滤波器进行设计，并在Sireulink中进行系统仿真。最后，在FPGA中实现并利用SignalTap Ⅱ逻辑分析器对设计进行测试验证，测试结果与仿真结果一致。     

浅谈学习窗函数法设计FIR数字滤波器体会

FIR数字滤波器在工程上运用广泛,窗函数法设计FIR数字滤波器是典型的设计方法.目前,相关课程的教科书对窗函数法设计FIR数字滤波器这部分内容讲解不够细致,学生掌握感到有难度.本文针对窗函数法设计FIR数字滤波器的相关问题,即数字滤波器与模拟样本滤波器的关系、截断点如何取值和数字滤波器的线性相移特性,结合实例进行分析,并借助Matlab仿真软件对设计进行了分析和验证.     

基于Hanning Window设计FIR数字高通滤波器

基于实序列的傅里叶变换具有的特征,提出了一种研究线性相位FIR数字滤波器幅度函数的简洁方法。首先揭示了偶对称和奇对称的线性相位FIR数字滤波器幅度函数的特点;然后研究了矩形窗函数对线性相位理想数字低通滤波器幅频特性的影响,即时域加矩形窗,频域形成过渡带;最后介绍了利用窗函数法设计FIR数字滤波器时,对窗函数的要求,选择窗函数的依据及利用窗函数法设计FIR数字滤波器的步骤,并给出了基于Hanning Window来设计FIR数字高通滤波器的实例。     

基于FPGA的FIR数字滤波器的设计与实现

介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。     

基于MATLAB的数字滤波器设计方法的分析

文章简要地阐述了运用窗函数法来设计FIR数字滤波器,分析窗函数法设计滤波器的思路、窗函数设计滤波器的步骤、常见的几种典型窗函数,以及用MATLAB来实现滤波器的设计。     

关于FIR滤波器窗函数设计法的若干问题讨论

本文针对利用窗函数设计法设计FIR滤波器时所遇到的一些常见问题,例如如何理解吉布斯效应、加窗后的FIR低通滤波器幅度函数特性与IIR滤波器的区别、怎样理解阻带频率和阻带最小衰减、如何进行FIR滤波器指标验证以及利用窗函数法设计线性相位FIR高通滤波器等问题,结合实验设计举例进行了较为详细的讨论和Matlab仿真分析,帮助学生拓展对相关问题的思考,加深对窗函数设计法的理解和应用.     

基于MATLAB环境下FIR滤波器的设计和仿真技术

数字滤波技术在数字信号处理中占有重要地位,信号处理的核心就是滤波器。针对FIR滤波器的原理,有人提出了FIR滤波器的窗函数设计法,文章对运用最为频繁的几种窗函数进行了几点比较。根据仿真结果来看,FIR滤波器的各方面指标都可以达到设计要求,而且设计过程非常简便。这种方法也为快速、高效地设计FIR滤波器提供了一个渠道。     

一种FIR滤波器的FPGA实现

数字滤波是语音与图像处理和模式识别等应用中的一种基本的数字信号处理部件。文中提出了一种采用FPGA器件并利用窗函数实现线性FIR数字滤波器的方案,使用Xilinx公司的XCS10FPGS器件设计了一个8阶8位FIR滤波器,阶数和位数以及滤波器特性均可方便地更改。     

有限冲击响应数字滤波器的DSP实现

数字滤波是信号处理过程的主要方式,FIR数字滤波器以其系统稳定和易实现线性相位应用更为广泛。设计了采用窗函数法的FIR数字带通滤波器,在DSP中采用单采样模式,在每一个采样周期内只产生一个信号输出值,实时处理采样后的信号。通过MATLAB进行滤波器的仿真,修改滤波器的参数使其达到设计指标。利用窗函数法设立的FIR数字滤波器,是获得较好的主瓣最大能量和旁瓣衰减意义下的最佳设计方法。     

基于FPGA的平方根升余弦滤波器设计

为了满足陆上集群无线电(TETRA)数字集群系统对基带信号成形处理的要求,提出了一种用于TETRA数字集群系统的平方根升余弦(SRRC)滤波器设计,论述了基带成形滤波和SRRC滤波器的基本原理,分析了窄带调制带宽限制、TETRA邻道干扰限制和滤波器阶数等需解决的问题,论述了滤波器参数设计和FIR滤波器FPGA实现等关键技术,完成了对基于FPGA的SRRC滤波器设计的仿真分析。     

一种基于FPGA节省资源实现FIR滤波器的设计方法

有限长脉冲响应（FIR）滤波器的结构决定了用现场可编程门阵列（FPGA）设计非常消耗触发器资源或存储器资源。以n阶滤波器为例,提出一种节省触发器和双口RAM的读写操作方法。通信系统应用仿真表明,与常规FIR滤波相比较,本文方法不仅滤波效果良好,而且大量减少乘法器和加法器数量,有效节省触发器和双口RAM。滤波器阶数越高,越节省资源。     

基于FIR陷波窄带干扰抑制的UWB脉冲设计

提出了一种基于FIR陷波器的窄带抑制UWB脉冲设计方法。通过对各种窗函数的陷波性能比较分析,选出最佳的窗函数来设计FIR陷波器。以高斯脉冲导数为例,对所设计陷波器进行仿真验证,并就陷波前后的脉冲波形的通信性能进行了比较。仿真结果表明：陷波后脉冲具有良好的窄带干扰抑制能力,能够和其它通信系统更好地共存。另外,此方法不需要在整个频段内降低UWB脉冲功率,实现起来简单灵活,为提高UWB脉冲发射功率,增大UWB系统的通信距离,提供了一种可行的方案。     

宽带波束形成技术的研究

在很多情况下,要求基阵能够不失真地接收宽带信号,因此要求波束形成器的波束图具有与频率无关的特性。深入研究了利用自适应方法设计具有特定频率响应的FIR滤波器用于进行时域宽带波束形成的应用,给出了仿真结果,验证了算法的有效性。采用FPGA或DSP实现带通滤波器是一项成熟的技术,所以通过设计特定频率响应的FIR滤波器来实现宽带波束形成技术在工程上是可实现的。     

基于FPGA的任意波形发生器的设计与实现

提出了一种基于FPGA（现场可编程门阵列）采用DDS（直接数字频率合成器）技术的任意波形发生器设计方案。该方案的硬件电路以FPGA为核心器件,辅以D／A转换器、程控放大和人机接口电路构成。其中FPGA内部控制电路采用8051单片机软核为核心进行设计,信号合成电路采用VHDL语言设计数控振荡器实现,低通滤波器为采用窗函数法设计的16阶线性FIR数字滤波器。     

高阶FIR滤波器的计算机设计与FPGA实现

根据有限冲击响应（FIR）数字滤波器的原理,综合运用Matlab和FPGA的QuartusⅡ两大计算机软件,提出了一种利用QuartusⅡ中参数化宏功能模块（LPM）的FIR滤波器设计方法。首先利用Matlab设计滤波器系数,再利用QHartusⅡ的LPM构造的乘法器和加法器,最终得到滤波结果。相比分布式算法,该法在信号处理速率要求不高,且滤波器阶数较高的情况下,可更加简单地实现滤波效果。最终在Matlab和QuartusⅡ的基础上,实现了64阶的高阶FIR数字滤波器电路的设计与仿真。     

基于IP核的滤波器复用模块的设计和实现

介绍了一种基于FIRIP核的抽取滤波器复用模块的设计和实现。FIRIP核可以进行灵活的参数设计,实现不同应用的滤波器设计。以FIRIP核为对象进行FIR滤波器算法的参数选择设计,并以128路的抽取滤波算法为例,在充分考虑到了滤波器特性、FPGA资源分配的诸多因素基础上,利用FIRIP核构建了合理的抽取滤波和复用模块,完成了128路信号的抽取滤波设计和实现。     

基于DFT滤波器组的低时延FPGA语音处理实现研究

提出了WOLA（Weighted Overlap-Add）并行结构的低时延DFT滤波器组的设计和FPGA实现方法.为降低系统总体时延,在综合考虑传递失真、混迭失真的基础上,将群时延引入系统目标函数,并采用非对称综合原型滤波器设计方法,提出迭代算法,实现了DFT滤波器组低时延优化设计.通过对DFT滤波器组中分析和综合功能的关键模块采用多路并行乘法、多级流水加法链设计,实现了并行的WOLA结构DFT滤波器组,降低FPGA实现的计算时延.整个设计在Xilinx公司的Zynq7020型号FPGA芯片上进行实现.PESQ测试表明,设计的DFT滤波器组能取得较好的语音质量.与串行WOLA结构的实现对比表明,在16kHz语音采样率下,并行的WOLA结构FPGA实现的总时延能降低1.192ms,其中群时延降低12%,计算时延降低29.2%.