一种基于FPGA的MSK信号调制方法的设计与仿真

研究了MSK(最小频移键控调制)的基本理论,结合MSK信号调制原理,给出了一种基于FPGA的MSK信号调制方法,并在MAX+PLUS II采用VHDL语言编程实现了MSK信号调制方法的仿真,根据仿真结果,证明了MSK信号调制方法的正确性。     

基于DDS技术的MSK设计与实现

提出了一种基于DDS技术和FPGA的MSK调制方法。首先介绍了MSK调制和DDS的基本原理,之后通过软硬件结合的方式进行了MSK调制的设计,仿真和实现。软件方面采用VHDL语言进行了模块设计和时序仿真,硬件部分利用ALERA公司的EPlC6Q240C8做控制板,在高性能DDS模块AD9854上实现。试验表明：用文中设计调制电路可得到稳定的MSK波形。     

基于数字MSK调制的通信系统设计与实现

本文在文献提出一种数字MSK调制解调模型基础上,将数字MSK调制技术应用到双工复接通信系统中.采用状态机的方式实现编帧和解帧,在编帧中插入帧头、特殊标志位,解帧过程去掉帧头和帧特殊标志位.用Verilog HDL语言进行模块设计与时序仿真,并在FPGA硬件上实现本设计.设计结果表明基于数字MSK调制的双工复接通信系统在实际应用上是可行的.     

伪随机码MSK信号波的目标探测性能研究

主要研究了伪随机序列的MSK调制波的探测性能;文中运用了波形设计理论分析方法,给出了MSK调制波的模糊函数,分析了MSK信号的距离模糊函数和速度模糊函数,说明了MSK调制波的目标探测性能;最后,通过SystemView系统仿真,给出了MSK和BPSK调制波的幅频特性和功率谱,通过对比说明了MSK调制波具有良好的探测性能,并验证了波形设计方法的可行性.     

一种MSK信号的数字化解调新算法

MSK信号是一种性能优越的数字调制方式,在数字通信中得到了广泛的应用.根据MSK信号的特征,提出了一种基于DFT的MSK信号数字化解调算法.该算法是通过对MSK信号每个码元周期内的采样值分别进行两次DFT运算,计算出对应于1码和0码载波频率的幅值信息,根据幅值大小来判决,从而恢复数字信号.并对存在高斯噪声背景下,该解调算法的误码性能进行了分析.仿真结果表明了该算法计算量小、抗干扰性能好.且与传统的MSK解调算法相比,该算法对位同步不敏感.     

MSK调制技术研究

基于System View仿真系统,研究了一种典型的恒包络调制技术―最小移频键控(MSK),分析了MSK信号的正交调制和解调原理,以及MSK调制技术的特点,利用System View对MSK系统进行了仿真模拟,并对仿真结果进行了分析和总结。     

雷达目标干扰调制信号的FPGA实现

用VHDL语言在QuartusⅡ环境下对雷达干扰调制信号的产生进行设计;将FPGA实现的功能分为数字噪声模块、调制波形模块和角度包络模块,详细给出设计过程;经过仿真和硬件测试,实现了雷达目标干扰调制信号的输出;研究表明该系统方便控制,容易修改,并且能移植到其它目标模拟器,对干扰调制信号的设计有一定的借鉴意义。     

基于FPGA的QPSK信号干扰源设计

针对QPSK调制方式特点,设计了基于FPGA的信号干扰源,分析了系统干扰原理;利用m序列生成均匀白噪声,采用地址法完成高斯白噪声转换;以Logistic混沌映射电路作为信源,采用直接数字频率合成技术产生正弦信号作为载波,用VHDL语言设计FPGA与单片机的接口电路;在单片机控制下,用于FPGA生成干扰信号经AD9760实现数模转换;仿真和实验表明,该系统精度高,干扰参数易于控制修改,满足实际要求,并且稍加改动可生成多路同步干扰信号。     

MSK调制与解调器的硬件实现

<正> 一、引言调制与解调技术无论在数字通信还是模拟通信中,都是一种很重要的手段.实现调制与解调的方法也有很多种.近年来,微处理机和各种专用器件在数传调制解调器中的应用已卓有成效,并逐渐向单片化方向发展.众所周知,在各种调制技术中,MSK(最小移频键控)调制是一种性能比较优良的新颖的数字调制技术,它以独特的性能吸引着工程设计人员,正在不断被应用于各类通信系统之中,成为非线性数字无线电通信系统使用的最有效的调制方案之一.MSK调制的优点在于包络特性恒定、占据的射频带宽较窄、相干检测时的误码率性能较好.这些特点对于卫星通信或者移动无线电通信系统来说是极为重要的.MSK信号除了可以使用相干检测之外,还可以     

面向图像高清传输的解码器同步触发信号调制技术

当前解码器同步触发信号在调制过程中容易受到噪声影响造成信号失真,导致解码后的图像细节模糊。为了增强图像清晰度,提出面向图像高清传输的解码器同步触发信号调制技术。在设计的FPGA平台中,采用并发控制机制确保SRAM存储模块多任务访问时避免数据冲突与不一致。并结合电力载波模块和PLC网络传输器保证系统的同步性与一致性。基于16×16并行累加器输出对SRAM进行寻址,并通过同相与正交频率运算获取基带信号。同时结合DDS数字合成理论实现符号速率自由控制,在此基础上,使用5通道解码器同步触发信号调制将传输信息位映射成同步传输序列,并通过施加振荡电流,并利用数据拟合辨识方法构建传递函数,调整调制信号以改善传输中的畸变与衰减,由此完成信号调制。实验结果表明,该技术对BPSK、QPSK、FSK信号的调制误差分别为1dB、1dB、2dB,对图像解码效果的影响较低,能够获得细节清晰的高清图像。     

基于FPGA的多制式基带信号发生器设计

介绍了基带信号发生的基本原理,采用软件无线电思想,通过软件更新的方式实现了基于FPGA的多制式基带信号发生器;重点研究了基于FPGA的伪随机序列发生、调制映射、高速数字成形滤波、可变内插倍数的级联积分梳状滤波和直接数字频率合成等技术;经过实际测试与应用,该基带信号发生器所产生的基带信号可满足FSK、PSK、QAM等多种调制格式,信号具有很低的EVM,I/Q带宽达50MHz,可满足现代通信系统中产品研发及其生产过程中的测量需求。     

基于FPGA的数字信号发生器的设计与实现

使用AD9854芯片和FPGA,基于DDS理论设计并实现了多模式多波形雷达信号源.它可模拟LFM、NLFM、单频、相位编码等多种脉冲信号波形,能有效验证脉冲压缩与信号处理单元的工作性能.     

FPGA-based implementation of a chirp signal generator using an OpenCL design

A novel approach to developing an FPGA-based chirp signal generator using high-level synthesis implementation is proposed. OpenCL, which is a framework used for high-level synthesis (HLS) methodologies, is employed instead of the Verilog/VHDL language to program FPGA. OpenCL has been used for FPGA programming, particularly in high-performance computing applications. Utilizing OpenCL for FPGA development reduces development time because of the high-level abstraction of the code. However, compared to Verilog/VHDL, standard OpenCL does not enable direct access to the FPGA's I/O. In this study, the FPGA needs to access the I/O pins to communicate with the DAC and generate the chirp signal. Thus, direct access to the FPGA I/O pin from the OpenCL environment is required. Therefore, a new OpenCL component is developed to enable the FPGA to communicate with the DAC, thus allowing data streaming to generate the chirp signal. This OpenCL component enables us to stream the data from the FPGA to generate the chirp signal. Here, we demonstrate that by using OpenCL implementation, the FPGA can generate an I/Q chirp signal efficiently. Moreover, the same OpenCL kernel can be employed to generate different bandwidths of the chirp signal without having to reprogram the FPGA. To demonstrate the capability of the system, we generated the I/Q chirp signal from 1 MHz to 5 MHz, 5 MHz to 10 MHz, 10 MHz to 15 MHz and 15 MHz to 20 MHz for a period of 10 µs.     

多功能虚拟仪器的设计与实现

介绍了多功能虚拟仪器的设计实现,系统采用高速AD和FPGA实现虚拟示波器,高速DA和FPGA实现虚拟信号源,并通过具有USB功能的单片机CY78C68013A实理FPGA与主机之间的数据通信.测试数据表明,该系统实现了虚拟示波器、信号源的功能,该虚拟仪器已成功应用于电子技术基础远程实验教学系统中.     

基于微处理器和FPGA的波形生成器

波形生成器是振动控制仪、液压振动伺服控制器等仪器设备的重要组成部分。基于微处理器和FPGA的硬件架构,以两种方法实现了波形生成器：一种是FPGA实时逐点计算生成波形;另一种基于两种运算部件的结合——微处理器先将生成的一个周期的波形数据发给FPGA,FPGA根据相位对数据波形进行查表和插值后输出波形。该波形生成器可输出正弦波、矩形波、锯齿波、线性扫频和对数扫频。最后在资源使用、正弦波失真度等方面对两种方法进行了对比。     

基于FPGA的多通道高速波形发生器设计

为了产生多通道的高速信号,波形发生器以FPGA为核心,结合高速高精度数模转换器和高速运算放大器,采用DDS技术来实现高速信号的产生。波形发生器采用PCI总线与上位机进行通信,上位机通过发送控制命令改变波形发生器输出信号的种类、频率、相位。波形发生器还可以进行AM调制、FM调制、ASK调制、PSK调制和FSK调制等。     

基于FPGA的谐振音叉高速信号采集装置的搭建

谐振音叉作为一种重要的谐振敏感元件,其输出信号直接体现了其频率特性,且直接决定了谐振式传感器的性能,所以对谐振音叉输出信号的研究具有重要意义。本文搭建了一套基于FPGA的高速信号采集装置来进行音叉信号的采集和处理。该装置由硬件部分和软件部分组成,其中硬件部分主要包括电荷放大、滤波、电平转换、模数转换、FPGA信号解算单元及串口调试单元等;软件部分则包括下位机软件和上位机软件。为了对装置性能进行测试,本文采用实验室实际的音叉样件进行实验,通过对其输出信号的拾取和信号处理,测得该装置测试精度可达到0.2%。这样的实验结果表明该装置可满足谐振音叉在1 kHz~30 kHz范围内频率特性的测量要求,且性能良好。