一种变速语音音调复原的处理方法

介绍了一种基于语音信号中前后波形相似性对变速播放语音进行处理的方法，并对变速语音的音调进行了恢复。结果表明，该方法能实现变速语音不变调的效果。     

谈FPGA信号处理算法的实现

随着科学技术的迅速发展以及社会的进步,FPGA信号处理算法的实现,不仅推动了计算机行业的发展,同时改善了人们的生活。在此,本文针对FPGA信号处理算法中的相关问题,做以下简要分析。     

一种改进的实时变调算法实现

提出了一种时域变调算法,并在TMS320C6720数字处理芯片上实现了该算法。经音准仪检测调音误差较小。该算法与其他时域变调算法相比简单,音质有较大提升。     

一种改进的时域音频变调方法及其软件实现

变调是音效处理的一种,其方法有很多种。采用了一种基于改进的时域音频变调方法对音频实现变调处理,能在变调的同时保证播放时间不变,通过交叉渐变的方法提高音质,并在计算机上用高级语言进行了仿真实验。     

一种改进MUSIC算法的FPGA实现

MUSIC[1]算法具有很高的分辨力、估计精度及稳定性,但是由于需要对采样协方差矩阵进行特征分解,运算量巨大,难以利用FPGA实时实现。通过对等距线阵特点及MUSIC算法的研究,发现可以利用局部协方差矩阵构造信号子空间,进一步得到噪声子空间进行谱峰搜索,从而大大降低了算法的复杂度,计算机仿真验证了该算法的有效性。利用FPGA对该算法进行了硬件实现,测试的估计精度和实时性良好,对工程应用具有重要的指导意义。     

一种近距雷达目标检测信号处理的FPGA实现

本文在阐述某种近距雷达目标检测原理在FPGA技术发展状况的基础上，着重讨论用FPGA设计高性能的数字信号处理系统的方法，并给出一个应用实例。     

语音增强算法的FPGA实现

介绍了语音增强谱减算法的原理,设计并实现了基于FreeDev公司Altera CycloneⅡ开发板的FPGA语音增强谱减算法片上实时系统。系统使用Altera提供的SOPC Builder及IP核进行硬件系统设计,在NiosⅡIDE开发环境下编写软件工程。实验结果表明,采用FPGA实现语音增强算法系统是有效的。     

基于FPGA的数字信号处理算法研究与高效实现

随着现代工业的发展,人们对数字信号的处理要求越来越高,特别是对数字信号的实时性要求提出很高的要求,但是当现有的信号处理器都无法达到所需要的速度时,首先想到的解决办法是增加处理器的数目,或者是采取门阵列的方式。另一方面,随着可编程逻辑器件技术的发展,拥有特殊并行处理能力的现场可编程门阵列在不管是体积、性能还是成本等方面都显示出了无与伦比的优势。本文就基于FPGA的数字信号处理算法研究与高效实现问题,进行了浅要探讨。     

数字化语音减速保调播放插值算法及实现

对数字化语音减速保调播放问题进行了研究并提出了一种播值算法。实验表明,算法既保证了语音质量,又有良好的实时性。     

基于FPGA的高速流水线FFT算法实现

提出了在FPGA（现场可编程门阵列）上实现1024点基4-FFT（快速傅里叶变换）算法的设计方案。方案对FFT算法的核心单元即蝶形运算单元的结构进行了分析和优化,用一个复乘器通过时序控制实现了和3个复乘器同样的效率,而且对整个算法的流程采用了流水线式的工作控制方式,不仅节省了FFT在FPGA上实现时占用的硬件资源,并且极大地提高了算法的运算效率。最后给出了仿真实验结果,并同MATLAB的FFT运算结果进行了对比。结果显示,在100MHz时钟条件下,本方案完成1024点的基4．FFT运算仅需51．28μs,完全满足高速FFT运算的实时性要求。     

TD-SCDMA削峰算法在FPGA上的实现

为了降低TD-SCDMA信号的峰平比,本文提出一种可以在FPGA上实现的加窗峰值相消的方法,并对削峰算法中关键滤波器的性能进行了仿真.在以FPGA为中心的实际硬件平台上测试,表明本削峰算法可以有效地改善TD-SCDMA信号的高峰平比特性.     

基于FPGA的高速定点FFT算法的实现

针对高速实时信号处理的要求,提出一种基于现场可编程门阵列(FPGA)实现64点高速定点快速傅里叶变换(FFT)算法的方法.该方法从运算速度和实现复杂度两方面综合考虑,采用基于按时间抽取的Radix-4算法的三级流水线结构,每级将乘法器的旋转因子输入端固定为常数值,而不是作为变量从ROM中读取,从而减少ROM的读取时间.另外,为了避免溢出,还采用块浮点结构表示数据,节省了大量的硬件资源.从实验结果看,可以满足对数据高速实时处理的要求.     

AES算法的FPGA优化实现

简要介绍了新一代高级加密标准AES算法（Rijndad）的设计原理，对其实现流程进行了详细阐述。以资源优化为目标，在对轮操作进行简化合并的基础上，完成了该算法加密部分的FPGA优化实现。     

基于FPGA的固态硬盘高速桥接算法及实现

为实现CCD相机高清图像数据的处理,设计了一种基于FPGA的高速桥接平台,提出硬件模块的实现方案.在FPGA内部,使用Verilog HDL对底层电路进行描述;详细阐述了基于FPGA的SATAⅡ接口管理实现方案,给出主机端上电初始化模块和设备端上电初始化模块的状态机设计;说明利用DRP (Dynamic Reconfiguration Port)使SATAⅡ接口向下兼容SATA工接口的实现方法,设计了速度协商状态机.最后在实验平台上通过板级调试,固态硬盘和主机成功通讯,满足SATAⅡ接口的速度要求,可以用作高清图像处理算法的移植平台.     

基于FPGA的DES加密算法实现

在分析DES加密算法的基础上,利用流水线技术和分时复用技术,设计了两种流水线结构和复用结构的DES加密算法电路,功能仿真正确,并以Xilinx FPGA为实现基础,结合纯组合逻辑结构,分析对比上述几种方案在速度和资源方面的优劣。其中最快一种实现方案最高时钟频率可达139 MHz,加密速度达到8.9 Gbit·s^-1     

数字直放站中DLMS算法的FPGA实现

在采用LMS算法实现回波抵消功能的同频数字直放站中,针对节省资源来降低成本的问题,结合Pipeline和Systolic技术,提出了复数DLMS算法的2倍复用结构。由测试结果可知,所提的结构在节省了一半乘法器资源的基础上实现了回波抵消功能。     

基于FPGA的图像超分辨率算法的实现

为了能够在硬件上实现高质量、高效果的视频图像超分辨率,本文提出了一种基于FPGA的自相似性超分辨率算法的实现。首先介绍了基于自相似性的超分辨率算法的基本原理和算法流程,接着提出了视频超分辨率引擎硬件设计的系统结构,并详细叙述了超分辨率引擎系统的各个模块的设计及实现,分析了系统的速度、带宽及资源。最终,在Xilinx K7 FPGA上实现了该视频超分辨率引擎。结果表明,本设计可以实时处理1080p@25Hz视频放大为4K@25Hz视频并在图像质量上取得明显的效果。     

浮点LMS算法的FPGA实现

LMS(最小均方)算法因其优良的收敛特性及算法简单等特点在自适应滤波器等领域得到了广泛的应用。浮点运算因其运算步骤繁琐及硬件资源消耗大等缺点使得浮点LMS算法的硬件实现十分困难。文中根据多输入高效浮点加法器结构在FPGA(现场可编程门阵列)上实现了浮点LMS算法。测试结果表明,实现后的LMS算法硬件资源消耗较少且收敛性能与理论值接近。     

MD5算法的FPGA实现

文章首先对数字签名算法MD5的流程和应用作了简要介绍,然后详细阐述了用FPGA对MD5算法的硬件设计,给出了FPGA设计的整体结构示意图。