厚膜HIC共晶焊工艺研究

介绍了厚膜HIC中芯片与基板、基板与外壳共晶焊研究、共晶焊返工和可靠性研究的主要内容和研究结果，阐明了为保证共晶焊质量和可靠性所应采取的工艺控制方法和措施。     

薄膜基板芯片共晶焊技术研究

共晶焊是微电子组装技术中的一种重要焊接工艺,在混合集成电路中得到了越来越多的应用。文中简要介绍了共晶焊接的原理,分析了影响薄膜基板与芯片共晶焊的各种因素,并且选用Ti/Ni/Au膜系和AuSn焊料,利用工装夹具在真空环境下通入氮、氢保护气体的方法进行薄膜基板芯片共晶焊技术的研究。     

薄膜基板芯片共晶焊技术研究

共晶焊是微电子组装技术中的一种重要焊接工艺,在混合集成电路中得到了越来越多的应用。文章简要介绍了共晶焊接的原理,分析了影响薄膜基板与芯片共晶焊的各种因素,并且选用Ti/Ni/Au膜系和AuSn焊料,利用工装夹具在真空环境下通入氮、氢保护气体的方法进行薄膜基板芯片共晶焊技术的研究。试验证明:焊接基板金属化Au层厚度1.5μm,焊接压力为2kPa,焊接温度330℃,时间30s可有效地使空洞面积控制在10%以下。并在150℃高温贮存以及-65℃~150℃温度循环后对共晶焊接样品的剪切强度和接触电阻进行了试验。在可靠性试验后,样品的剪切强度满足GJB548B-2005的要求,接触电阻变化率小于5%。     

薄膜金属化LTCC基板的薄膜阻碍层对共晶焊的影响

讨论了LTCC工在板薄膜金属化技术中,有效阻碍层的选择对基板共晶焊的影响。实验结果表明,Ti/Ni是一种高可靠性的阻碍层,而且Ti/Ni/Au也是一种较理想的LTCC基板薄膜金属化结构。     

金-硅共晶焊工艺应用研究

在混合集成电路中,对芯片的贴装多采用导电胶粘接工艺,但是由于其电阻率大、导热系数低和损耗大,难以满足各方面的要求;另一方面导电胶随着时间的推移会产生性能退化,难以满足产品30年以上长期可靠性的要求。而对于背面未制作任何金属化或仅仅制作了单层金的硅芯片又难以采用常规的焊接工艺进行贴装。介绍了一种硅芯片的贴装工艺金-硅共晶焊工艺,并对两种主要失效模式和工艺实施过程中影响质量的因素以及解决办法进行了论述。     

厚膜HIC共晶焊工艺研究

4共晶焊返工工艺研究 共晶焊返工的目的主要是为了更换焊接质量不合格或电性能不合格芯片，在科研生产实践中，极少出现因基板本身（并非其上元件）出了问题，而需将已焊接在外壳内的基板取下来重新更换，鉴于基板与外壳的共晶焊返工缺乏实际意义，因此下面只介绍芯片共晶焊返工的研究情况。     

薄膜金属化低温共烧陶瓷基板的阻碍层对共晶焊的影响

讨论了低温共烧陶瓷基板薄膜金属化技术中,有效阻碍层的选择对基板共晶焊的剪切强度、互连阻抗、可焊性的影响。试验结果表明,Ti / Ni是一种高可靠性的阻碍层,且Ti / Ni / Au也是一种较理想的低温共烧陶瓷基板薄膜金属化结构。     

芯片共晶焊接焊透率测量系统改进研究

X射线检测设备是功率芯片焊后空洞率检测的有效手段.文中介绍了X射线设备的检测原理和超声扫描设备检测原理,通过多次不定期的进行样件X射线检测,发现其测量系统分析不太稳定,对测量真值、测量的重复性和再现性不能控制.后经制订标样,采用超声扫描设备进行标样的空洞率检测,将超声扫描检测值作为真值进行X光设备的参数确定,从而再对未知芯片进行空洞率检测.试验结果表明:将超声扫描检测值作为X光检测设备的标定样,此方法测量出的空洞率值能够通过MINTAB软件中Gage R&R测量系统分析,测量值是真实可靠的,对产品的工艺检验评价起到了至关重要的作用.     

14D电路厚膜基板再流焊技术研究

本文主要从焊接原理入手,对失效样品进行了分析,并提出了新的基板焊接工艺及流程,最后对此工艺按ＧＪＢ２４３８附录Ｅ的要求进行了工艺鉴定．     

微波芯片Au80Sn20全自动共晶焊接工艺

介绍了微波芯片全自动Au80Sn20共晶焊接工艺。采用全自动设备对微波GaAs芯片与可伐载体进行Au80Sn20共晶焊接,并利用显微镜、X-ray测试、推拉力测试等方法对样件外观、空洞率和焊接强度进行检测。研究发现:摩擦焊接方式下,根据生产需求选择合适的焊片裁切方式、焊片尺寸、摩擦幅度,能够得到良好的共晶焊接效果。结果表明:芯片表面无污染,焊料溢出符合要求,空洞率小于25%,剪切强度高达111.9 N(1.96 mm²面积的芯片),满足标准要求。     

微波芯片共晶焊接工装设计方法研究

共晶焊接是微波多芯片组件功率器件装配过程中的关键技术,与手动共晶机、全自动共晶贴片设备相比,采用真空共晶炉进行功率器件的共晶焊接时,器件焊接质量好,生产效率高,但存在定位困难和压力不易控制的问题。设计专用工装可以良好解决上述问题。采用工装进行共晶焊接,芯片定位精度优于±0.05 mm,焊接压力在1 g/mm²～10g/mm²之间可调。     

硅基芯片金锡共晶焊工艺中金硅扩散机理研究

金锡合金焊料(Au⁸⁰Sn²⁰)具有良好的导热、导电性,广泛用于高可靠集成电路共晶贴片工艺。研究了硅基芯片AuSn共晶焊工艺中工艺参数对硅原子向AuSn焊料扩散的影响,当共晶温度从310 ℃增加到340 ℃时,AuSn焊料中硅原子质量百分比增加1个数量级。分析了硅原子向AuSn焊料的扩散机理,讨论了硅原子向焊料扩散后对产品可靠性的影响及控制措施。     

MCM-C基板上的多层互连及厚膜电阻的可靠性研究

重点研究了MCM-C基板中多层互连和厚膜电阻的可靠性.试验采用温度应力和电应力的双应力加速寿命试验.试验发现,温度小于180℃时互连失效在MCM-C基板失效中占主要地位,膜电阻失效相对互连失效可忽略不计.在温度高于180℃时膜电阻失效将起较大作用,即膜电阻比互连温度加速系数要大.重点计算了膜电阻和互连寿命分布及加速系数.     

面向射频微系统应用的圆片-芯片集成工艺技术研究

利用Au-Sn共晶合金反应实现硅基圆片-芯片(Die to Wafer)键合是一种可行的集成方案,通过优化关键实验条件改善圆片-芯片键合层质量及键合强度,探索出适合射频微系统应用的D2W集成工艺条件;使用扫描电子显微镜(SEM)观察各组圆片-芯片界面质量状态,分析其键合层元素组成;在常温及300℃高温下完成水平推力测试,分析了键合样片键合强度和耐高温水平。结果表明:键合压力、Sn浸润时间、Au-Sn共晶合金温度及时间、芯片键合前处理等条件对键合层质量影响较大;对芯片进行前处理,使用少量助焊剂,240℃浸润2 min,并在温度为290℃、压力为4 N的条件下键合6 min,可以得到具备良好键合层质量的键合样片,水平推力达到55 N。     

厚膜电路丝焊工艺中的“闭环”研究

目前很多工业所要求的用于确定键合质量的检验方法已证明是可行的且很可靠，它们是焊球剪切，测量焊球直径和焊丝拉力。随着每个电路键合焊丝的增多和焊点尺寸的减小，焊机、焊头、材料和方法之间的影响变得越来越敏感，为此，对其采用“闭环”丝焊方法来研究分析。     

对Cu焊区的倒装芯片凸点下金属化系统的研究

本文研究了采用化学镀铜（E-Cu）和化学镀镍（E-Ni)方法制作的Cu焊区上倒装芯片焊料凸点用的UBM材料系统，还研究了UBM与Sn-36Pb-2Ag焊料之间的界面反应对焊料凸点连接可靠性的影响，以优化Cu焊区上倒装芯片用的UBM材料。对于E-CuUBM来说，在焊料/E-Cu界面上形成贝壳状的Cu6Sn5金属互化物（IMC），在较小的载荷下沿这个界面发生凸点断裂。与此相反，在E-Nie-Cu UBM的情况下，E-Ni成为一个好的扩散阻挡层。E-Ni有效地限制了IMC在该界面上的生长，而多边形形状的Ni3Sn4IMC产生比E-CuUBM高的附着强度。因此，化学镀沉积的UBM系统被成功地证明可作为低成本的Cu焊区上UBM方法。发现E-NiE-CuUBM材料是比E-Cu UBM更好的Cu焊区上倒装芯片焊料互连的材料。     

氮化铝共烧基板表面焊盘的研究

本文研究了在AlN多层布线共烧基板中，采用Ni作为添加剂的表面焊盘浆料体系中SiO2含量对共烧基板烧结性能的影响。结果表明SiO2的质量分数在0．3％时，AlN多层布线共烧基板的焊接强度达到42MPa，基板的翘曲度小于50μm／50mm。     

用于功率器件封装的新型Cu@Sn@Ag焊片性能

提出了一种用于焊接半导体芯片的新型焊接材料Cu@Sn@Ag焊片。对比分析了Cu@Sn@Ag焊片和商用PbSn5Ag2.5焊片焊层的孔隙率和力学性能，采用这两种焊片封装了110 A商用Si器件并对其进行了电学、热学性能和功率循环可靠性对比。结果表明：优化后的Cu@Sn@Ag焊片孔隙率小于4%,焊层剪切强度平均值约为35 MPa;相应器件的最小热阻为0.18 K/W,且经过150 000次的有源功率循环(温差为60℃)后正向压降增长率基本小于2%,Cu@Sn@Ag焊片的性能和器件功率循环可靠性高于商用PbSn5Ag2.5焊片。基于瞬态液相扩散焊接(TLPS)的Cu@Sn@Ag焊片可以实现髙铅焊片的无铅化替代，是一种具有良好应用前景的耐高温芯片焊接材料。