手把手教你学CPLD、FPGA设计(十三) 触发器的设计实验

<正> 前面介绍的组合逻辑电路,其任意时刻产生的输出仅与当时的输入有关,它没有记忆功能。而触发器是一种具有记忆功能的电路,在任意时刻产生的输出不仅与当时的输入有关,而且还与过去的输入有关。1.RS触发器1).RS触发器简介图1为RS触发器电路框图,输入端为R、S、CLK,输出端为Q、QB,其中时钟CLK为输入门控信号,只有CLK信号到来时,输入信号R、S才能进入触发器。依CLK信号的触发方式不同,RS触发器可分为上升沿触发和下降沿触发两种。图1为上升沿触发的RS触发器。RS触发器真值表如表1所示。     

手把手教你学CPLD、FPGA设计(十七)

<正> 7.串口发送实验1、实验要求MCU&CPLD DEMO试验板上的CPLD发送一个字节,在PC机上使用串口调试软件接收。要求按下MCU&CPLD DEMO试验板上的K0-K3键后,串口调试软件能收到A-D的字母。2、实现方法串口发送器的结构组成方框图见图8。我们以     

手把手教你学CPLD／FPGA设计（十一）上

组合逻辑电路的设计实验 数字逻辑电路系统按功能的不同,可以分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路在任意时刻产生的输出只取决于该时刻的输入,而与电路过去的输入无关。常见的组合逻辑电路有数据选择器、编码器、译码器、加法器等。     

手把手教你学CPLD、FPGA设计(十六)

<正> 5.驱动字符型液晶显示器实验1、实验要求驱动1 602字符型液晶显示一行内容。2、实现方法液晶的读写速度比较慢,为了与高速的CPLD(FPGA)相匹配,就要降低读写速度。为此,我们建立一个16位的计数器对MCU&CPLD DEMO试验板上的24MHz频率进行分频,使得每两次写入的时间间隔大于1毫秒,这样较好地满足了     

手把手教你学CPLD/FPGA设计(十五) CPLD(FPGA)的设计应用

<正> 通过前面的设计学习及动手实践,我们已能较熟练地使用开发软件及开发工具进行PLD的基本开发。本着由浅入深、循序渐进的手把手教学方法,接下来我们会进行一些较有趣、实用的设计实验,读者朋友从中可了解到PLD的用途及开发的乐趣。1.跑马灯实验1、实验要求眼睛能够清楚地观察到,MCU&CPLD DEM0试验板上的8个发光管LED0～LED7以跑马灯的方式运行。2、实现方法我们可以设定一个时间(例如0.35秒),让LED每隔一定的时间     

手把手教你学CPLD／FPGA设计（一）

作者的话：从本期起,我们开始《手把手教你学CPLD／FPGA设计》讲座的连载,由于文中所用实验板上同时配有CPLD与单片机,因此如果读者还没有学习过单片机,建议读者可先购买《手把手教你学单片机》与《手把手教你学单片机C程序设计》这两本书（北京航空航天大学出版社出版）学习,如要购买文中相应的学习器材可上笔者的网站进行浏览：http：//www.hlelectron.com。     

手把手教你学CPLD／FPGA设计（三）

一．可编程逻辑器件的设计流程 可编程逻辑器件的设计流程如图1所示,主要包括设计输入、综合、CPLD／FPGA器件适配、仿真和编程下载等。     

手把手教你学CPLD／FPGA设计（五）

第一个入门的实验程序使用Max＋plusII集成开发软件开发CPLD／FPGA的过程为：1．建立项目。2．设计输入（原理图或硬件描述语言）。3．选择器件并锁定引脚。4.编译器件。5．仿真。6．编程下载。7．应用。     

手把手教你学CPLD／FPGA设计（六）

使用Quartus Ⅱ集成开发软件开发CPLD／FPGA的过程为：1．建立项目并选择器件。2．设计输入（原理图或硬件描述语言）。3．设计编译。4．仿真。5．引脚分配。6．编程下载。7。应用。     

手把手教你学CPLD／FPGA设计（四）

开发软件的安装一个单片机与CPLD／FPGA的应用系统设计完成后,接着便是软件编写及仿真调试。这里我们首先介绍要用到的有关软件的安装。     

手把手教你学CPLD/FPGA设计(十八)

<正> 9.RS232收发不同内容的实验1、实验要求在PC机上使用串口调试软件发送一个字节,MCU&CPLD DEMO试验板收到后驱动发光二极管进行相应的指示,同时读取按键开关的状态并发回PC机。2、实现方法串口收发器收发不同内容的结构组成方框图见图14。我们以波特率9600、数据位8位、停止位1位为例进行设计。因为MCU&CPLD DEMO试验板上的有源晶振频率为24MHz,所以波特率9600的分频数是24000000÷9600=2500,     

手把手教你学CPLD／FPGA设计（二）

三．Altera的MAX7000系列CPLD特性介绍 MAX7000系列是以第二代MAX结构为基础的基于EEPROM的可编程逻辑器件。MAX7000系列CPLD包含5．0VMAX7000器件和5．0V基于ISP的MAX7000S器件。这里以MAX7000S器件的结构为例介绍Altera的CPLD结构特性。MAX7000S器件使用44～208引脚的PLCC、PGA、PQFP、RQFP和1．0mm的TQFP封装,图11为84引脚的PLCC封装图。表3为MAX7000S器件的资源。     

手把手教你学CPLD／FPGA设计（十）

（接上期）7）．任务和函数任务和函数的关键字分别是task和function,利用任务和函数可以把一个大的程序模块分解成许多小的任务和函数,以方便调试,并且能使写出的程序结构更清晰。     

手把手教你学CPLD／FPGA设计（七）

Verilog HDL硬件描述语言 Verilog HDL是一种用于数字系统设计的硬件描述语言,它可用来进行各种级别的逻辑设计,以及数字逻辑系统的仿真验证、时序分析和逻辑综合。Verilog HDL是目前应用最广泛的一种硬件描述语言。     

手把手教你学CPLD／FPGA设计（八）

6）．运算符Verilog HDL语言提供了丰富的运算符,有许多与C语言很类似,但也有许多则是完全不同的,例如拼接运算符、阻塞和非组塞赋值运算符等。按功能分的话,包括：算术运算符、逻辑运算符、位运算符、关系运算符、等式运算符、缩减运算符、移位运算符、条件运算符和位拼接运算符等9类。如果按运算符所带操作数的个数来区分,可分为单目运算符、二目运算符和三目运算符。     

手把手教你学CPLD／FPGA设讯（九）

VerilogHDL硬件描述语言（续） 1.Verilog HDL的行为语句 Verilog HDL有许多的行为语句,使其成为结构化和行为性的语言。Verilog HDL语句包括：赋值语句、过程语句、块语句、条件语句、循环语句、编译预处理等,如表1所示。符号“√”表示该语句能够为综合工具所支持,是可综合的。     

手把手教你学CPLD／FPGA设计（十一）下

5．BCD-7段译码器 1）BCD-7段译码器简介BCD-7段译码器用于将BCD码译成LED数码管可直接显示的数字,根据数码管的不同（有共阴或共阳极的数码管）,共有两种不同的BCD-7段译码器。根据MCU＆CPLDDEMO试验板的电路原理,这里我们设计成驱动共阴极数码管的BCD-7段译码器。表8为共阴极数码管的段位与显示字型码及BCD码关系。     

手把手教你学PIC单片机C语言设计(一)

本刊在2006年8月开始连载了《AVR单片机入门及C语言高效设计实践》讲座,又从2009年1月开始连载《手把手教你学CPLD/FPGA设计》,受到全国广大的学生、工程技术人员、电子爱好者的热烈欢迎。笔者举办的讲座教学方式新颖独特,入门难度明显降低,结合边学边练的实训模式,很快就有数十万读者跟着讲座入了门。为了满足读者对学习及学会PIC单片机设计的强烈要求,笔者也采用相同的教学方式,手把手地教读者学习PIC单片机的C语言设计,使读者能尽快掌握其设计要领并应用于实际产品中。如读者朋友自制或购买讲座中介绍的学习、实验器材有困难时,可与作者联系,咨询购买事宜。笔者的联系电话:13774280345 13044152947技术支持E-mail:zxh2151 sohu.com或zxh2151@yahoo.com.cn也可登陆培训中心的网站,获取更多的资料或培训信息:http://www.hlelectron.com     

第八讲 用Verilog-HDL做CPLD设计—时序逻辑电路的实现

在第七讲中，已经介绍了组合逻辑电路的实现。组合逻辑电路的特点是：在任意时刻，电路产生的稳定输出仅与当前时刻的输入有关。时序逻辑电路则与它不同，其特点是：在任意时刻电路产生的稳定输出不仅与当前时刻的输入有关，而且还与电路过去的输入有关。本讲中将介绍时序逻辑电路的实现。