准卷积与准相关

凡是学过“信号与系统”的人对卷积、相关这两个名词一定很熟悉,对它们的性质也了如指掌。但说到准卷积和准相关这两个名词,知道的人就不多了。准卷积和准相关源于声学信号处理器件,因此也称为声学卷积和声学相关。笔者为了便于在名称上就能体现出声学卷积与实际卷积之间的差异,故把声学卷积和声学相关称为准卷积和准相关(有待商榨)本文在介绍SAW卷积器的基础上给出了准卷积积分和准相关积分的数学定义,指出了准卷积(声学卷积)与卷积之间的差异。     

声表面波卷积器

本文介绍了十年来声表面波卷积器的发展情况,并汇集了各种类型的卷积器结构、样品性能指标及有关工艺等.     

3.6微秒存储相关器读写实验及结果

通过在单片式MZOS结构卷积器中制作pn结二极管阵列,制成了这种结构的存储相关器/卷积器。我们利用这种器件作了对信号的存储、相关和卷积等一系列实验,描述了器件性能及工作方式和原理,为存储相关器作为信号处理器件的应用开发提供了有益的参考。     

文摘选辑

(一)声表面波技术001 高性能平面SAW卷积器的设计——Engan,H.:IEEE Trans.Sonics ＆ Ultra-sonics,1984:SU-31(3)175—84本文讨论了高性能平面SAW卷积器的设计,并着重于波束压缩器、波导和输出电路的设计.用多条结构可以实现十分之几的低损耗和不用导波模式低激励的宽带波束压缩器.文中还叙述了能设计成在卷积器30%的相对带宽内只有几度相位失真和超过3000时间-带宽乘积的金属条声波导.最后讨论了几种卷积器性能的测试结果.     

一种二维并行卷积器的结构设计

本文针对图象匹配技术在飞行器巡航制导和导弹末制导中的应用,分析了在传统串行结构上执行图象匹配算法时影响执行速度提高的因素,以及相关匹配算法的实时性及并行性,为了提高相关匹配算法的匹配实时性,提出了一种加速执行图象匹配算法的硬件并行结构(二维并行卷积器).通过引入多级流水、多条流水线和多个并行处理单元,使该结构的二维卷积器在计算卷积时大大减少了存储器的访问操作次数,从而加速了图象匹配的操作,增强了图象匹配的实时性.     

二极管阵列声表面波存储相关卷积器的研制

介绍了一种LiNbO3抽头延迟线外接p n二极管阵列结构的声表面波存储相关卷积器.器件的中心频率为30 MHz,卷积效率为-54 dBm,存储相关效率为-76 dBm,信号存储时间大于70 ms.讨论了二极管阵列少子寿命与存储时间的关系,计算了相关输出与参考信号和读信号的关系,结果表明这种结构的器件是双线性的.对这种结构器件的设计及优化提出了建议.     

文摘选辑

(一)声表面波技术176 实时单件SAW卷积器和程序相关器—Ar-Shalom,A:1983 IEEE 13th Conve-ntion of Elcctrical ＆ Electron.Eng.in Israelproceediings,P.3.2.2/1—4根据SAW技术制成了几种单片实时卷积器.该器件能卷积高达19MHz带宽和持续时间达11μs的实时二个任意波形.通过适宜基准信号的周期输入,该器件可用作连续程序的相关器(匹配滤波器)工作.这种工作的不同期模式,使卷积器适用于雷达和扩频通信系统.本文叙述了器件的工作原理,结构及局限性.     

文摘选辑

285 SAW数字卷积器——M.Chomiki:Tech.Dig.1984 IEEE Int.Workshop Integr.Opt.Relat.Tech.Signal Process,p.69—72 制成了采用SAW卷积器的数字卷积处理器,它可在20μs内处理400个复合信号,等效输出精度为5—6 bit,功耗31W。用SAW技术试制了体积小、功耗低,可高速形成复函数的简单模拟器件。     

SAW卷积器及其在信号处理中的应用

本文论述了采用聚能叉指换能器和△V/V波导进行波束压缩的声表面波(SAW) 卷积器的原理和设计.采用这种设计方案在YZ-铌酸锂基片上研制的SAW卷积器具有结构简单、卷积效率高、性能稳定可靠、一致性好和成本低等优点.在保证器件其它性能的条件下,着重提高了卷积效率,实测卷积效率(F_(Tc))为-71dB、动态范围为50dB,这种设计方案可适用于大时间一带宽积.本文还着重介绍用这种卷积器处理几种典型雷达信号(如固定载频脉冲调制信号;固定均匀脉冲串信号;线性调频信号等)的研究和实验情况,所得到的实验结果与理论分析一致.理论分析和实验结果表明,SAW卷积器能灵活而方便地处理多种信号波形.目前雷达波形设计和信号处理正经历由单一波形向多种波形程序控制,最后向波形自适应方向发展,因此SAW卷积器在雷达信号处理中将会有很大的潜力,应当加强和重视这方面的研究.     

数字通信中卷积交织盲识别方法

分析了卷积交织原理和交织器中移位寄存器的工作方式.在无任何辅助信息下,利用卷积交织器中移位寄存器所设初始值被交织后在交织序列中保持不变的特性,提出叠加法来确定交织序列中原移位寄存器初始值位置,并以此对卷积交织器支路数和每条支路增加的移位寄存器数这两个重要参数进行估计.为保证叠加结果的正确性,同时提出一种判决准则对叠加法...     

单片式西沙瓦波卷积器的研制

单片式西沙瓦波(Seza wa)卷积器是信号处理的重要器件。本文对西沙瓦波卷积器的基本原理、主要设计参数作了描述,给出了我所研制的西沙瓦波卷积器的测试结果,并对器件的性能改进作了讨论。     

一种新型2-D卷积器的FPGA实现

提出了一种基于FPGA实现的新型2-D卷积器结构.该结构占用硬件资源少,外部带宽只需1pixels/clock.与传统的卷积器相比,不仅资源耗用减少95%以上,并且可以依据系统实时性要求调整吞吐率,带来了系统设计的灵活性.在Altera EP4SGX230KF40FPGA上实现结果表明,对于5×5大小的图像卷积,达到90Mpixels/s的吞吐率,满足大多数图像处理系统的实时性要求.     

基于中国余数定理和CSD乘法的线性卷积设计

给出了应用中国余数定理和CSD乘法实现线性卷积的算法.将一维循环卷积映射为多维循环卷积,缩减算法强度,使乘法数量降到最少;通过移位相加实现常系数乘法,系数采用正则符号数编码使加法数量最小.利用循环卷积和线性卷积的关系,计算线性卷积,使线性卷积的功耗和面积最小.最后采用modelsim仿真和quartus7.2综合,并将仿真结果与理论计算结果进行了比较.表明该线性卷积器工作可靠、精度高,具有较好的实用价值.     

基于DVB-C的卷积解交织器的设计与实现

本文设计了一种基于DVB-C的卷积解交织器,利用两个静态随机存取存储器(SRAM)来实现.用一SRAM来存储解交织的数据,读写共用一个地址,由基地址和偏移地址组成.同时,用另一SRAM来存储偏移地址.结果表明,卷积解交织器能实现功能,而且减小了电路复杂度,缩小了面积.     

前向纠错技术中卷积交织器的FPGA实现

介绍了信道编码中所采用的前向纠错编码（FEC）方案中的重要技术——卷积交织器和解交织器的原理,并在此基础上提出了基于FPGA的卷积交织器的设计方案。丈中对卷积交织器设计的关键部分,即读写地址的产生方法进行了详细分析,给出了一种新的地址计算方法,并通过对FPGA内部EAB资源的双口RAM的存储单元的读写操作的合理控制,实现了卷积交织。该设计具有实现简单、占硬件资源少等优点。     

用块RAM实现卷积交织解交织

本文详细介绍了用块RAM来实现卷积交织－解交织的原理和设计，以J．83标准中的卷积交织器例进行了说明，在此基础上找到了用块RAM实现卷积交织－解交织器的一般规律。     

一种改进的DRP交织器及其在IEEE 802.16a中的应用

对卷积Turbo码进行了研究,提出了一种用于卷积Turbo码的改进的DRP交织器,并将其应用到IEEE802.16a系统里,系统仿真表明,用这种改进的DRP交织器构建的四进制卷积Turbo码对系统性能有进一步改善。     

集成光学声光卷积器

研制无线电信号的声光处理器件,尤其是研制卷积器和相关器,是集成光学的重要发展方向。集成声光卷积器和相关器(与体波模拟器倒相比)可以大幅度地减小器件的尺寸和减少器件的重量,控制信号功率几乎可降低一个数量级,并且可以提高器件的可靠性和抗干扰能力。 图1示出了信号卷积处理的集成器件的结构。构成这种声光卷积器的几个基本元件是:     

单片式声电卷积器/相关器及其在信号处理中的应用

本文讨论了声表面波单片式ZnO/SiO_2/Si声电卷积器/相关器的原理与设计。它是利用压电体的自由表面相反传播的声表面波的非线性互作用,还利用半导体中的载流子与声场互作用获得其复杂的卷积/相关信号。本文介绍的是一种在半导体(n-Si)表面上沉积一层压电膜(ZnO)的层状结构的固态器件。其特点是量轻、低工作电压、低的伪信号电平和温度系数,实测卷积器/相关器的性能为f_0=60MHz,带宽为3.8MHz,卷积效率为F_(T_0)=-63～-65dBm,相关时间为T=4.5μS、动态范围大于40dB。最小输入功率小于1dBm。     

单片式SAW卷积器/相关器初步探讨

ZnO/SiO_2/Si单片式SAW卷积器/相关器是一种层状结构的固态器件,具有坚实、小型、量轻、工作电压低、受环境干扰小、可程序化程度高以及能实时处理多种信号等优点.我们对ZnO/SiO_2/Si单片式结构的声卷积器/相关器进行了初步探索,器件技术指标为:中心频率60(或70)MHZ、带宽4MHz、卷积效率-63—65dBm、动态范围40dB、最小输入功率小于1dBm.本文简述器件研制过程,分析了提高卷积效率的可能性,提出了减小直接耦合信号的途径.随着器件性能的进一步提高,有可能在今后获得应用.