FIR数字滤波器在石油仪器系统中的应用

介绍了FIR数字滤波器的概念、设计步骤,利用Matlab中的FDATOOL和Simulink工具包进行了FIR低通数字滤波器的设计,通过DSP实现了FIR数字滤波器,FIR数字滤波器在石油仪器系统中起到减振去噪作用,该方法和实现过程在工程实践领域具有较高的应用推广价值.     

基于FPGA与Matlab的数字正交解调器的设计

为有效提取测控系统输入信号的幅度和相位信息,设计了基于FPGA与Matlab的信号数字正交解调器;在Matlab/Simulink 环境中产生一路调幅信号,并在此环境下利用5个直接I型的4阶FIR滤波器节搭建了20阶FIR滤波器;利用FPGA查表法实现数控振荡器(NCO),并控制1路调幅信号与正交的正、余弦信号分别进行数字混频处理;对经FPGA数字混频处理后的两路倍频分量和基频分量信号进行滤波处理,经处理后的信号在FPGA的控制下进行相加处理;最后在硬件平台上进行了仿真测试实验,验证了该方案的正确性和可行性.     

一种高性能数字滤波器的ASIC设计方法与Matlab仿真验证

介绍一种用于高性能ΔΣ模数转换器的数字滤波器的设计方法,分析其频率特性和高通滤波特性,给出频率仿真结果.依靠Matlab软件的语言环境验证设计方法,编程实现数字滤波器的行为级仿真,这与其它数字滤波器的设计中利用Matlab信号处理工具箱中专门用于滤波器设计与分析的工具完全不同.按照这种设计思想实现的滤波器通过Matlab仿真获得了很好的性能.该方法适用于对硬件面积有严格要求的数字滤波模块的ASIC设计.     

信号FIR数字滤波后相位延迟的消除

针对信号处理中采用FIR数字滤波器对信号进行滤波后将产生相位延迟的现象,从FIR数字滤波器的相位特性出发,分析并推导了产生这种延迟现象的原因,得到了FIR数字滤波器的阶数和相位延迟的关系。采用基于波形匹配的数据扩展的方法对原始的信号进行端点延拓,再对延拓后的信号进行FIR滤波,可以很好地消除这种相位延迟的现象。Matlab仿真结果证明运用该方法滤波后的信号相位与原始信号相位一致,相位延迟被消除了。通过对信号的Simulink仿真实验及分析,也证实该方法可以有效消除FIR数字滤波器产生的相位延迟。     

基于Matlab的IIR数字滤波器的设计

数字滤波器可靠性与精确度高,使用简单方便,与模拟设备相比具有许多其所没有的诸多优点,已经被泛地应用于各个科学技术领域。Matlab具有强大的数据处理功能,丰富的工具箱为工程计算提供的极大的方便,也已被广泛地应用于工程计算中。该文基于Matlab提出了IIR滤波器的设计方案与相关应用。     

基于Matlab的FIR数字滤波器设计与仿真

分析了FIR数字滤波器的原理,介绍了采用窗函数法设计FIR数字滤波器的实现过程。Matlab仿真验证了所设计滤波器可以根据需要调整参数,从而实现需要的滤波功能。设计简单、方便,实用性强。     

基于Matlab的FIR滤波器的设计

介绍了利用MATLAB信号处理工具箱进行FIR滤波器设计的三种方法:程序设计法、SPTool设计法和FDATool设计法。通过对一个混合正弦信号的滤波,给出了以上三种设计方法的详细的设计步骤。     

基于MATLAB的FIR数字滤波器的设计

在满足幅度特性的要求下,FIR系统可以保证严格的线性相位特性,合理设计滤波器各参数以逼近理想滤波器,从而满足设计性能指标。反之,在某种准则下设计滤波器各参数,可获取最优结果。这里借助MATLAB软件工具箱,采用三种不同的方法设计FIR数字滤波器,并进行对比。     

一种实用的激光陀螺寻北仪数据处理技术

本文针对车载环境下单位置激光陀螺寻北仪的输出信号进行了分析处理,设计了FIR低通数字滤波器抑制高频扰动,设计了一种利用加速度计进行陀螺误差补偿的低频扰动的抑制算法。Matlab仿真结果表明,本文的方法能够有效地抑制扰动,提高寻北仪寻北精度。     

基于DSP的FIR数字滤波器的研究与实现

分析了线性相位FIR数字滤波器的工作原理,根据滤波器的技术指标,利用窗函数设计方法。在MATLAB上设计FIR数字滤波器的系数,将设计好的滤波器在DSPTMS320VC5416系统上实现对输入信号的实时数据处理,实验结果表明FIR数字滤波器精度高、稳定性好、灵活性强,可以有效地滤除干扰信号,设计结果满足各项指标要求。     

一种基于TMS320C5402的数字IIR滤波器设计

数字IIR滤波器广泛地应用于数字信号处理领域。本文主要介绍了如何在定点DSP芯片上实现IIR数字滤波器，并且通过对IIR滤波器结构的分析，对IIR数字滤波器作了一定简化，使得在定点DSP芯片上容易实现。本文采用TI公司的C54系列DSK并结合MATLAB进行仿真，达到了预期的效果。     

基于高速采样的实时DDC架构技术

近年来,随着混合域示波器技术的发展,示波器既要实现传统示波器的功能,又要实现频域、调制域功能,这样在数字域信号处理中需要实现实时数字下变频（DDC）功能,实时DDC技术是实现示波器向频域和调制域功能扩展的基础,可以实现示波器的增值应用,大大扩大示波器的应用领域。本文根据高速信号采样的特点,给出了实时DDC技术架构,该架构由数字正交混频、FIR1-FIR3滤波器、HB1-HB10滤波器组成,对于20GSa/s采样数据流而言,最高支持1.25GSa/s I/Q数据流输出,最低305 kSa/s I/Q数据流输出,可满足绝大多数应用场景。对数字正交混频、FIR1滤波器、FIR2滤波器、FIR3滤波器、HB滤波器进行详细设计分析,给出了实现架构,对于FIR和HB滤波器,还给出了最佳滤波器阶数及其幅频响应曲线。对于数字正交混频、FIR1-FIR3滤波器,由于其数字速率超过了FPGA正常工作时钟范围,通过多路并行处理的手段实现信号处理。最后使用矢量信号分析软件对DDC的13种I/Q速率下的EVM性能进行了评估,分别评估了载波频率1.5GHz和3GHz的EVM性能,通过评估,EVM值大部分集中在0.5%以下,可满足使用需求。     

Novel Double Modular Redundancy Based Fault-Tolerant FIR Filter for Image Denoising

In signal processing and communication systems, digital filters are widely employed. In some circumstances, the reliability of those systems is crucial, necessitating the use of fault tolerant filter implementations. Many strategies have been presented throughout the years to achieve fault tolerance by utilising the structure and properties of the filters. As technology advances, more complicated systems with several filters become possible. Some of the filters in those complicated systems frequently function in parallel, for example, by applying the same filter to various input signals. Recently, a simple strategy for achieving fault tolerance that takes advantage of the availability of parallel filters was given. Many fault-tolerant ways that take advantage of the filter’s structure and properties have been proposed throughout the years. The primary idea is to use structured authentication scan chains to study the internal states of finite impulse response (FIR) components in order to detect and recover the exact state of faulty modules through the state of non-faulty modules. Finally, a simple solution of Double modular redundancy (DMR) based fault tolerance was developed that takes advantage of the availability of parallel filters for image denoising. This approach is expanded in this short to display how parallel filters can be protected using error correction codes (ECCs) in which each filter is comparable to a bit in a standard ECC. “Advanced error recovery for parallel systems,” the suggested technique, can find and eliminate hidden defects in FIR modules, and also restore the system from multiple failures impacting two FIR modules. From the implementation, Xilinx ISE 14.7 was found to have given significant error reduction capability in the fault calculations and reduction in the area which reduces the cost of implementation. Faults were introduced in all the outputs of the functional filters and found that the fault in every output is corrected.     

基于Matlab GUI的数字滤波器设计及其应用

基于数字信号处理原理,在分析数字滤波器设计理论和Matlab编程技术及其GUI图形用户界面设计的基础上,开发了具有交互式特点的数字滤波器软件,界面操作简单方便,可以根据需要选择滤波器类型,输入相关参数,然后选择相应的功能按钮,就可以得到滤波器的特性参数,并进行滤波器的性能分析,打破了以往滤波器设计过程中大量繁琐的数值计算问题,为数字滤波器的设计和应用提供了一个有效的辅助工具。     

改进的粒子群优化算法设计FIR低通数字滤波器

粒子群优化算法(PSO)因具有参数少、易于实现等优点,在解决优化问题时表现出很好的性能。有限长单位脉冲响应(FIR)数字滤波器因具有稳定的结构、易于实现等优点,在实际中有着很广泛的应用。因此,将基于三角函数因子的改进PSO算法(TFPSO)用于对FIR低通数字滤波器性能的优化,并将其与基于折射原理反向学习(refrPSO)、基于反向学习(OPSO)的PSO算法所设计的FIR低通数字滤波器的性能进行比较。在实验中构造出一种性能较好的适应值函数,以验证这几种改进的PSO算法所设计的FIR低通数字滤波器的性能。实验结果表明,基于三角函数因子的PSO算法滤波性能较差,而基于折射原理反向学习的PSO算法性能最佳。     

一种31阶FIR数字滤波器的设计及实现

利用EDA技术实现硬件设计的最典型方法是用QuartusII设计完成的,但是此方法并不适用于涉及算法类或信号处理的设计项目。Altera公司2002年推出的DSPBuilder可以很好地帮助设计者完成此类设计项目。常用的数字滤波器有无限长冲激响应型（IIR）和有限长冲激响应（FIR）型,其中FIR型可以采用FFT来快速实现滤波,且相位具有严格线性关系,非常适合数字通信的要求。直接数字频率合成器（DDS）是一种广泛应用的数字频率合成技术,它的相对带宽、频率转换时间、相位连续性、高分辨率以及集成度等一系列性能指标远远超过传统的频率合成技术。为此,文章详细介绍了Matlab、DSPBuilder和QuartusJl三个软件联合开发数字滤波器的方法,并使用DDS产生频率信号测试了滤波器的效果。     

A TMS320C25-based multirate filter

A nine-octave multirate filter with one-third-octave band gain control is presented. The filter, developed as a DSP (digital signal processing) application, produces a random-noise spectrum from 10 Hz to 5 kHz with a controllable level in one-third-octave bands. Nine FIR (finite impulse response) bandpass filters processed at different sample rates and eight FIR low-pass interpolation filters provide shaped pseudorandom noise. Equipment includes the TI TMS320C25-based software development system and the TLC32041 analog interface chip. The design offers a significant saving in both data memory storage and processing time. The multirate filter program uses 1368 words of data memory, whereas an equivalent single rate would occupy 41 K words of data memory     

基于System Generator的FIR数字滤波器的设计与实现

数字滤波器的功能是对输入离散的数字信号进行运算处理,以达到改变信号频谱的目的。System Generator是基于定点的仿真系统。的本设计内容全部基于System Generator。首先由DDS（Direct Digital Synthesizer数字信号发生器）生成正弦波信号,之后加入高斯白噪声,将信号通过两种结构的数字滤波器进行滤波,随后将程序下载至FPGA中,通过DA将信号输出,最后在比较两种滤波器的在硬件平台上的实际性能以及消耗资源情况。