MAX3678：频率合成器

Maxim推出具有9路LVPECL时钟输出和智能动态切换功能的低抖动频率合成器MAX3678。该器件从66．6MHz的低参考时钟输入产生高达333MHz的时钟输出。器件采用低噪声VCO和PLL架构,具有030psRMG超低抖动（12kHz至20MHz）和-60dBc的电源噪声抑制。MAX3678可简化系统时钟设计、提高可靠性,是高端服务器存储和CPU时钟发生器等高速同步应用的理想选择。     

基于频率合成器的晶体振荡器MAX3610

MAX3610是一款基于频率合成器的晶体振荡器IC，适用于光纤通道(FC)存储局域网，例如，硬盘驱动、主机总线适配器、交换机和RAID控制器。该芯片具有完全集成的晶体振荡器和基于锁相环(PLL)的倍频器。使用低成本的26．5625MHz AT切型基频晶体谐振器，可产生106．25MHz或212．5MHz时钟输出，LVPECL或LVDS接口。输出时钟相位抖动在12KHz至20MHz带宽内典型值为0．7psrms。     

频率合成器的相位噪声分析

频率合成器被喻为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大.文中简单介绍了频率合成器相位噪声的基本概念.基于频率合成器的基本实现方法,分析了频率合成器中的相位噪声,通过实例说明了不同合成方式频率合成器的相位噪声.时频率合成器的低相噪声设计的工程实现有一定的指导意义.     

集成L波段VCO的频率合成器设计

从频率合成器的构成和噪声模型入手,分析了主要单元电路对噪声的贡献,进而研究了各频率合成器模块中的噪声影响因子,建立了不同模块的噪声模型,并在模型基础上改进了压控振荡器的电流源结构及鉴相器的延时单元电路,从而提高了频率合成器的噪声性能。根据上述方法,采用0.18μm射频CMOS工艺设计实现了一款低功耗、低噪声的频率合成器,经测试,核心电压1.8 V,功耗54 m W,带内噪声达到了-98 d Bc/Hz。测试结果表明噪声指标达到了国外同类产品水平,为设计和研发高集成度的射频收发系统芯片提供了很好的参考。     

一种小型化微波频率合成器

该频率合成器的特点是体积小(112×114×95)、重量轻(1kg)、监测装置齐备、工作稳定可靠、使用方便、造价低,在卫星通信中得到了广泛应用。     

模拟／电源

Maxim具有亚皮秒级抖动性能的频率合成器 Maxim推出用于高速系统的带有9路相位对齐LVPECL输出的低抖动频率合成器MAX3671／3673．采用低噪声VCO和PLL架构,从62．5MHz参考时钟输入产生高频（312．5MHz）、低抖动（0．3psRMS）时钟信号。MAX3671通过3个四电平控制输入配置．可同时产生两路不同的频率,分别为以太网端口和MAC提供时钟;MAX3673产生CPRI／UMTS参考时钟输出。     

Ka波段频率合成器

本文介绍了一种基于毫米波谐波混频、中频锁相的Ｋａ波段频率合成器的设计方案及实现结果。合成器的频率范围为２６．５￣４０ＧＨｚ,输出功率大于＋５ｄＢｍ,频率步进值为１ＭＨｚ,相噪指标为（１０ｋＨｚ）〈－６５ｄＢｃ／Ｈｚ,杂散低于－５５ｄＢｃ。     

UHF宽带数字频率合成器的设计

频率合成器在现代电子系统中应用日益广泛,UHF（超高频）宽带数字频率合成器是地囿数字电视广播覆盖网的重要设备——数字电视激励器和转发器中的主要组成单元。提出了一种UHF宽带小频率步进、低相噪数字频率合成器的设计方法,介绍了系统各部分的设计方法、器件选择、相关参数的计算及PCB（印制电路板）设计,最后给出了系统射频输出信号相噪测试结果,验证了本设计方法的有效性和设计方案的可行性。     

基于DDS驱动PLL结构的宽带频率合成器设计

结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果看,该频率合成器达到了设计目标.该频率合成器的输出频率范围为594～999 MHz,频率步进为5 Hz,相位噪声为-91 dBc/Hz@10 kHz,杂散优于-73 dBc,频率转换速度为520 μs.     

宽带高性能频率合成器设计

随着移动通信测试仪器的发展,宽带高性能频率合成器成为其设计的难点,文中利用双锁相环（PLL）结构和Σ-△小数分频技术,设计出一种高性能频率合成器。实现了2 000～4 000 MHz的频率覆盖和低于003 Hz的频率分辨率,全频段相噪均在-105 dBc/Hz@10 kHz以下。测试结果满足宽带高性能频率合成器的设计要求,具有较高的实用价值。     

低相位噪声微波频率合成器的研究

本文讨论了在采用等效微波单环的情况下,如何实现低相位噪声的理论及具休措施。实施方案采用了窄带VCXO环、低噪声倍频源,微波宽带晶体管机械调谐VCO和ECL程序分频器,实现了C波段上两种方案的锁相与频率合成。本文还结合电路实际,提供了一种使相噪最佳的办法,并明确给出了各主要部分对合成器总噪声贡献的综合性曲线,使合成器的相位噪声指标与理论值趋于一致,并达到国内先进水平     

某相控阵雷达S波段频率合成器设计

通过对某大型相控阵雷达的频率合成器的设计指标和雷达的电磁环境进行分析,探讨如何选用混频电路、放大电路、滤波器等常用电路进行频率合成电路设计,对如何尽量避免电磁干扰等方面进行了研究和验证,提出了一个全相参直接频率合成的设计方案,并对工程设计中的关键点作了重点论述。测试结果表明,该方案可行,测试指标满足设计要求。     

基于DDS+PLL的频率合成器设计

简述了用直接数字合成器（DDS）STEL-1173和锁相环（PLL）Q3236所设计的频率合成源的实现方案,重点对硬件设计中的注意事项进行了详细说明,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果。     

基于MC145152-2芯片的频率合成器的设计

介绍了MCl45152—2芯片的特点，并分析了利用该芯片设计1800MHz频率合成器的方法。该频率合成器具有较低的相位噪声、很高的频率稳定度，它将在移动通信等领域有广泛的应     

快速宽带直接频率合成器

介绍一种实现快速宽带直接频率合成的方法,给出相应的曲线,达到的主要技术指标为：带宽 ０．５～１８ＧＨｚ,相位噪声≤-１００ｄＢｃ／Ｈｚ＠１ｋＨｚ,频率捷变时间≤１μｓ。     

直接数字式频率合成器相位截断误差的分析

介绍了直接数字式频率合成器的原理以及相位截断的概念,并给出了相位截断误差的表达式,最后给出了直接数字式频率合成器无相位截断误差的设计方法,并给出了实验结果。     

CMOS低相位噪声频率合成器设计

基于工业自动化无线网络的需求,设计了一款低相位噪声小数分频频率合成器。频率合成器通过采用一个1.4~2.2GHz超低压控灵敏度压控振荡器和可调同相/正交分频器,能够实现在220~1 100 MHz范围内产生同相/正交信号。此外,还采用了相位开关预分频器用于降低锁相环相位噪声,自校准充电荷泵用于抑制过冲,相位频率检波器用于缩短稳定时间。频率合成器采用TSMC 0.18μm CMOS工艺制造,芯片面积1.2mm2,供电电压1.8V,功耗仅为15mW。在200kHz环路带宽内,测得的最小相位噪声在10kHz和1 MHz频偏时分别为-106dBc/Hz和-131dBc/Hz,能够在13.2μs内达到稳定。     

宽带低相位噪声锁相环型频率合成器的CMOS实现

用0.25μm标准CMOS工艺实现了单次变频数字有线电视调谐器中的频率合成器.它集成了频率合成器中除LC调谐网络和有源滤波器外的其他模块.采用I2C控制三个波段的VCO相互切换,片内自动幅度控制电路和用于提升调谐电压的片外三阶有源滤波器,实现VCO的宽范围稳定输出.改进逻辑结构的双模16/17预分频器提高了电路工作速度.基于环路的行为级模型,对环路参数设计及环路性能评估进行了深入的讨论.流片测试结果表明,该频率合成器的锁定范围为75～830MHz,全波段内在偏离中心频率10kHz处的相位噪声可以达到-90.46dBc/Hz,100kHz处的相位噪声为-115dBc/Hz,参考频率附近杂散小于-90dBc.     

一种先进的间接频率合成器及噪声分析

频率综合技术是现代雷达和通信系统实现高性能指标的关键技术之一。频率综合器的相位噪声和杂散抑制度是直接影响系统性能的主要技术指标,也是设计和研制频率综合器最难解决的问题。本文详细介绍了新型高速器件对频率合成器设计的诸多好处,以及对综合器相位噪声抑制的贡献。     

用于W-CDMA移动终端的双环频率合成器

围绕第三代移动通信系统 W-CDMA移动台中的频率合成器进行研究 ,采用美国国家半导体公司的小数分频双锁相环路 LMX2 3 5 0设计了专用于 W-CDMA移动台的集成化双锁相环路频率合成器。内容包括锁相式频率合成器的环路设计和仿真 ,射频压控振荡器以及中频压控振荡器的设计和仿真。最后给出了集成化双锁相环路频率合成器应用于直接射频调制发射 /接收中频解调方案 W-CDMA移动台的实验结果。