基于FPGA的FIR滤波器设计与仿真

介绍了数字滤波器理论及其常见实现方法的基础,提出了一种基于FPGA的高效实现方案.该方案采用对称结构,加法、乘法运算和级联技术,利用FPGA芯片和Maxplus软件对该方案进行了仿真验证.结果表明基于FPGA的实现方案速度快、实时性好、节省硬件资源,具有重要的工程应用价值.     

基于EPGA的FIR滤波器设计与仿真

介绍了数字滤波器理论及其常见实 现方法的基础,提出了一种基于EPGA的高效实现方案''该方案采用对称结构,加法、乘法运算和级联技术,利EPGA 芯片Maxplus软件对该方案进行了仿 真验证。结果表明基于EPGA的实现方案速度快、实时性好%节省硬件资源,具有重要的工程应用价值。     

一类逻辑器件实现FIR数字滤波器电路模型

主要研究时域可编程逻辑器件(FPGA)上实现低通有限冲激响应(FIR)数字滤波器结构.在分析了FIR数字滤波器的基本理论的基础上,利用Matlab设计出原型滤波器,使用全串行分布式算法作为滤波器的硬件实现算法,外围辅以单片机电路和FPGA进行通讯,并且给出了详细的算法编程和仿真波形图.突破了并行处理与流水级数的限制,可以很好地实现信号处理的实时性.同时,开发程序的可移植性好,可以缩短开发周期;数据的配置灵活,可以应用到不同的场合.     

基于MATLAB的FIR数字滤波器设计与仿真

数字滤波器是数字信号处理中的重要组成部分。数字滤波器分为有限脉冲响应数字滤波器(FIR)和无限脉冲响应数字滤波器(IIR)。介绍了利用窗函数设计FIR滤波器的方法，即根据给定的滤波器技术指标，确定有限长单位脉冲序列，通过选择滤波器的长度和窗函数，使其具有最窄宽度的主瓣和最小的旁瓣。并举例用MATLAB进行实现和仿真，指出基于Matlab环境下进行数字滤波器的设计简便易行。     

FIR数字滤波器的模块设计

本文提出并说明了用模块法设计有限长冲激响应滤波器的原理和方法，文中给出了算例，与其它方法比较具体设计简单、工程实用方便等特点。     

FIR数字滤波器的仿真与实现

数字滤波器是数字信号处理中最重要的组成部分之一,在许多科学技术领域中,广泛使用滤波器对信号进行处理。本文介绍了FIR数字滤波器的设计方法,并利用Matlab实现了对FIR数字滤波器的仿真。仿真结果验证了该方法的正确性和可行性,达到了预期的效果。     

适用于通信的FIR数字滤波器设计

数据传输系统的核心形成系统的传递函数一般认为是发、收双方均等分配。而实际应用中要考虑各种干扰的存在，均等分配传递函数并非最佳。本文论述了形成系统中ＦＩＲ数字滤波器的综合设计方法和传递函数分配中应考虑的问题。     

直扩系统中FIR数字升余弦滤波器的设计与实现

在多进制直接序列扩频通信系统中采用FIR数字升余弦滤波器,可以改善信号频谱、压缩信号带宽、抑制带外干扰.运用MATLAB软件可以仿真滤波器特性并量化出抽头系数,选择合适的抽头系数反向仿真滤波器特性以及同步调整抽头系数,可使实际滤波器的性能达到最佳要求,同时,在FPGA中的实现方法上用选择器代替乘法运算,既简化了设计和运算,又提高了效率和资源利用率.     

基于虚拟仪器的FIR数字滤波器设计

虚拟仪器（Virtual Instrument,简称VI）是基于计算机的仪器,是现代仪器技术与计算机技术相结合的产物,代表着仪器发展的最新方向与潮流。LabVIEW是美国NI公司推出的一种基于图形化编程语言（又称G语言）的虚拟仪器软件开发平台。本文介绍了一种基于LabVIEW平台的FIR数字滤波器的设计方法与实例。     

一种高速FIR数字滤波器的VLSI设计与实现

讨论了一种快速的FIR数字滤波器在VLSI中实现的设计方法。采用基于快速滤波算法(FFAs)的并行滤波器结构，提高了滤波器的工作速度；并结合算法强度缩减技术，降低了硬件面积占用和功率消耗。实验结果表明，采用这种方法可以灵活处理综舍的硬件面积占用和速度的约束关系。使设计达到最优。该方法适用于高速和硬件面积要求下的数字滤波模块的VLSI实现。     

FPGA-Based Efficient Programmable Polyphase FIR Filter

The modelling, design and implementation of a high-speed programmable polyphase finite impulse response (FIR) filter with field programmable gate array (FPGA) technology are described. This FIR filter can run automatically according to the programmable configuration word including symmetry/asymmetry,odd/even taps, from 32 taps up to 256 taps. The filter with 12 bit signal and 12 bit coefficient word-length has been realized on a Xilinx Virtex Ⅱ-v1500 device and operates at the maximum sampling frequency of 160 MHz.     

Optimized Implementation for Wave Digital Filter Based Circuit Emulation on FPGA

A binary tree representation is designed in this paper for optimization of wave digital filter (WDF) implementation. To achieve this, an equivalent WDF model of the original circuit is converted into abinary tree representation at first. This WDF binary tree can then be transformed to several topologies with the same implication, since the WDF adaptors have a symmetrical behavior on their ports. Because the WDF implementation is related to field programmable gate array (FPGA) resource usage and the cycle time of emulation,choosing a proper binary tree topology for WDF implementation can help balance the complexity and performance quality of an emulation system. Both WDF-FPGA emulation and HSpice simulation on the same circuit are tested. There is no significant difference between these two simulations. However, in terms of time consumption, the WDF-FPGA emulation has an advantage over the other. Our experiment also demonstrates that the optimized WDF-FPGA emulation has an acceptable accuracy and feasibility.     

FIR数字滤波器的DSP实现

针对电力质量分析仪中的信号数字滤波处理部分,基于TMS320VC5402芯片的数字信号处理功能,采用窗函数法,借助MATLAB程序设计语言,设计了FIR数字滤波器,应用DSP汇编语言编程实现了该滤波器,实践证明,该滤波器准确度高、稳定性好,易于移植使用,具有较强的实用性与灵活性。     

高效实时的抽取滤波器的FPGA实现

介绍了分布式算法实现乘积和运算的原理及工程上的实现方式,提出了适合现场可编程门阵列器件基本查找表结构的改进分布式算法,通过计算机仿真,在具体器件上实现了抽取滤波器。实验结果表明:该分布式算法结构可以充分利用现场可编程门阵列器件的资源,并且只引入固定的流水线延迟,具有很好的高效性和实时性。     

现场可编程门阵列与单片机结合的数字示波器的设计与实现

将现场可编程门阵列与单片机相结合来设计数字示波器,由现场可编程门阵列进行信号采样,单片机实现LCD显示和键盘操作.实验表明实时采样频率和等效采样频率覆盖范围为1kHz～100MHz,输入阻抗大于1MΩ,且外围电路简单,极大地减少了被测信号所受干扰.     

基于Matlab的FIR数字滤波器设计

滤波器设计是信号处理的核心问题之一,M atlab软件在多个研究领域都有着广泛的应用。介绍了基于M atlab环境下,用窗函数设计法实现FIR数字滤波器的设计,以及其与以前人们常用的设计方法的区别,并给出了设计实例。仿真表明,设计结果的各项性能指标均达到指定要求,设计过程简便易行。     

高阶FIR多带阻数字滤波器优化设计研究

研究了FIR线性相位滤波器的幅频特性与余弦基函数神经网络算法之间的关系,给出了FIR高阶多带阻数字滤波器的优化设计实例,提出并证明了神经网络算法的收敛性定理.仿真结果表明,算法不仅是有效的,而且在FIR高阶数字滤波器优化设计领域具有很大的优越性.且算法不涉及逆矩阵的计算,有效解决了国内外其它优化设计方法无法设计高阶FIR线性相位滤波器的问题.     

用Matlab设计FIR数字滤波器

采用窗函数法、频率抽样和法切比雪夫最佳一致逼近法,通过调用Matlab信号处理工具箱中的函数设计低通数字滤波器。针对采用Matlab设计的程序和对应的幅频响应特性曲线,分析了三种设计方法各自的特点,比较了在相同滤波器长度下采用上述三种方法设计的滤波器对给定滤波器的逼近程度：结果表明采用窗函数法和切比雪夫最佳一致逼近法（调用rernez函数）设计过程简单,而采用频率抽样法设计过程复杂。从逼近程度看,采用切比雪夫最佳一致逼近法设计的滤波器在整个频段误差最小,性能最优。     

脉冲信号数字滤波以及无缝计数电路设计

惯导产品输出脉冲信号存在干扰信号,为减少其对惯导产品性能的影响,文中设计了一种基于FPGA的脉冲信号数字滤波器,并对滤波后脉冲信号以5ms为计数单元进行无缝计数,计数结果可由串行总线上传至上位机进行显示和处理.通过该方法测量的惯导产品输出脉冲信号频率最高可达13MHz,其中可对频率范围为50kHz～12.5MHz的干扰信号进行滤除,满足惯导产品性能测试要求.