基于SOPC的UARTIP核设计与驱动开发及系统移植

设计基于SOPC嵌入式系统的UARTIP核,依据UART协议,采用VerilogHDL进行各模块设计,使用ModelSim、QuartusII作仿真验证及综合,结果表明该UARTIP核功能正确,稳定可靠。根据Avalon总线接口协议实现UART在系统总线上的挂栽,建立SOPC嵌入式硬件系统,进行UARTIP核驱动开发。利用超级终端实现嵌入式系统与上位机之间的通信,并成功移植uClinux操作系统,实现对嵌入式系统的高级控制。     

基于FPGA的UART IP核的设计实现

随着IC设计技术的发展,IP已经成为SOC设计的关键技术,利用已有IP可大大提高SOPC设计的效率和能力。UART是广泛使用的串行数据通信电路,一般说来,该接口由硬件（UART专用芯片）实现。采用VerilogHDL语言,结合有限状态机的设计方法来实现UART的IP核,将其核心功能集成到FPGA上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠。     

基于FPGA μP IP的嵌入式系统

本文对通用微处理器MicroBlaze的系统结构加以介绍,并利用FPGA的MicroBlaze IP核进行嵌入式系统应用设计,从而实现SOPC(可编程系统芯片)。     

紫外DPS中DA控制器的NiosII-IP核设计与实现

详细介绍了GaN基紫外数字像素探测器(DPS)多通道位串行(MCBS)实现方案中共用DAC设备控制器的自定义IP核的设计和功能实现。文中采用基于嵌入式软核NiosII 处理器可编程片上系统(SOPC)设计方法,通过对以12位数模转换芯片TLV5639为控制对象的IP核的仿真和测试,验证了设计的正确性。实验结果表明设计符合性能要求,基于SOPC的IP核设计方法具有较强实用性和通用性。     

基于NIOS II处理器内部总线的UART模块设计

本文对利用FPGA实现嵌入式软核以及Nios II软核系统等进行了简要介绍,对其内部互联Avalon总线开展了详细分析,同时结合工作需求,开展了基于Avalon总线的自定义UART模块设计及IP定制工作,通过实际接口功能测试,结果表明利用Nios II软核系统及自定义UART模块定制IP的方式,可以使得软核系统设计更为紧凑,模块复用更为方便,同时还可避免视图混乱,提高工作效率.     

基于NIOSⅡ的矩阵键盘和液晶显示外设组件的设计

给出了利用SOPC Builder中元件编辑器Create New Component并通过自定义逻辑方法在SOPC设计中添加自己开发的矩阵键盘和液晶显示模块IP核,同时将其集成到系统的实现方案。该方案可实现嵌入式NiosⅡ软核处理器与键盘和液晶显示模块的接口设计。     

基于SOPC的触控屏控制器IP核设计与实现

介绍一款基于SOPC的TFT-LCD触控屏控制器IP核的设计与实现。采用Verilog HDL作控制器的模块设计,并用ModelSim仿真测试,验证其正确性;利用嵌入式SOPC开发工具,在开发板上完成触控屏显示驱动及其控制模块的系统设计,给出系统硬、软件设计,实现TFT-LCD触控屏彩条显示。这款触控屏控制器IP核具备较强的通用性和兼容性,具有一定的使用范围和应用价值。     

一种数据包长度可变的串口通信系统设计

文章采用DSP加FPGA的结构实现了一种可扩展的新型串口通信系统。新系统使用UART IP核实现串口协议,并在此基础上设计了接收和发送通道。新系统以数据包格式收发串口数据,并支持长度可变的数据包。收发过程完全独立且与主机并行,宿主机只需要进行缓冲区的读写即可完成收发任务。新系统解决了以往使用UART IP核时内建FIFO不可控的问题,提高了数据吞吐量且提升了整个嵌入式系统的执行效率。     

基于NiosⅡ处理器的液晶显示接口及驱动程序设计

Altera SOPC Builder提供了NiosⅡ处理器及一些常用外设接口,但并没有提供320×240液晶模块的接口及驱动。利用SOPC Builder自定义逻辑的方法在SOPC设计中添加了自己开发的液晶显示模块IP核,并集成到系统并在NiosⅡIDE集成开发环境下进行编程,实现了嵌入式NiosⅡ软核处理器与液晶显示模块的接口设计,并编写了驱动程序。     

基于Nios Ⅱ的全彩LED音乐景观灯控制系统设计

介绍了基于NiosⅡ的SOPC（可编程片上系统）系统设计技术,给出了嵌入式32位NiosⅡ软核在UC／OS—Ⅱ操作系统中的CF卡系统、MP3解码算法和PWM（脉宽调制）IP核的定制方法。详细介绍了如何运用SOPC技术设计基于NIosⅡ软核处理器的嵌入式全彩LED音乐景观灯控制系统的设计方法。     

基于SOPC技术的异步串行通信IP核的设计与实现

介绍了SoPC（System on a Programmable Chip）系统的概念和特点,给出了基于PLB总线的异步串行通信（UART）IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证,证明了所设计的UARTIP核可以正常工作。该设计方案为其他基于SoPC系统IP核的开发提供了一定的参考。     

基于SOPC的Nios Ⅱ与液晶模块接口及程序设计

Altera SOPC Builder提供了Nios Ⅱ处理器及一些常用外设接口,但并没有提供12864液晶模块的接口及驱动.利用SOPC Builder中元件编辑器Create New Component,通过自定义逻辑的方法在SOPC设计中添加自己开发的液晶显示模块IP核,并集成到系统,实现了嵌入式Nios Ⅱ软核处理器与液晶显示模块的接口设计,并编写了驱动程序.可以和系统自带的接口组件一样,开发者利用该开发组件,不必了解液晶屏原理就可以使用标准C函数操作组件进行液晶屏显示的独立开发.     

基于FPGA的远程信息家电监控系统

为了适应家电系统的要求和针对现有的MCU、ARM监控系统设计的不利扩展性和设计的复杂性,提出了基于GPRS、Internet和SOPC家电远程监控系统的方案。采用FPGA设计了基于NiOSⅡ软核处理器和IP组件的家庭网关硬件系统;并在NiosⅡ处理器上移植uClinux操作系统、采用嵌入式C语言编写了CGI程序实现动态Web服务器交互式访问。系统实现了GPRS无线接入和Internet有线接入访问Web服务器,系统真正意义实现了SOPC。     

基于NiosⅡ的ⅡR数字滤波器的设计

NiosⅡ=Altera公司推出的第二代IP软核处理器,它与其他IP核构成了SOPC系统的主要部分。文中利用SOPC技术,配合NiosⅡ软核处理器,实现了一种高速的、软件灵活配置的片上ⅡR数字滤波算法,同时给出了硬件系统设计方法和软件系统的设计流程,实现了ⅡR数字滤波器的软硬件协同设计。在建立的SOPC系统上,软件可定制多种滤波算法,实现系统灵活的要求,实验结果表明,其计算速度有极大的提高。     

基于Nios II的TRDB-LTM控制器IP核设计

针对SOPC Builder系统没有提供TRDB-LTM液晶模块驱动的问题,提出了一种基于Avalon总线的TRDB-LTM控制器IP核设计,并构建了基于NiosII嵌入式处理器的片上系统。整个系统在Altera公司的DE2-70板上实现与验证。实验表明该IP核可显示多种图形、图像、文字,并可实现动画效果,具有一定的实用价值。设计采用Avalon总线多主控的方式来提高数据的传输效率,减少系统资源的消耗。     

嵌入式UART的设计及FPGA验证

随着微电子技术的发展,IP核成为SOC IC设计技术的关键;UART(通用异步收发器)作为输入/输出系统中重要的基本组成部分,设计其IP核并嵌入SOC系统中具有十分重要的应用意义。采用自上而下的设计方法,设计系统各模块并集成、仿真,最后在Xilinx ISE 9.1i开发环境下进行了综合、仿真和FPGA器件下载进行硬件实现、验证。结果表明设计正确,功能稳定、可靠。UART IP核能很好的应用到SOC中去,具有很高的使用价值。     

基于FPGA的AD控制器自定义IP核设计

正近年来,随着数百万门级的现场可编程门阵列FPGA(Field Programmable Gate Array)芯片、功能复杂的IP核和可重构的嵌入式处理器软核的出现,SOPC(system on a programmable chip)设计已成为一种切实可行的、重要的设计方法。可复用的IP(intellectual property)核是SOPC设计的基础,可以由EDA厂商提供、用户自己定义、第三方提供。一般而言,EDA厂商及第三方提供的IP核都是功能上比     

基于SOPC与嵌入式以太网的温湿度监测系统

为了实现对温湿度数据的实时远程监测,提出了基于SOPC与嵌入式以太网接口的温湿度监测系统设计方案,本系统充分利用了 SOPC系统资源的丰富性,在QuartusⅡ软件的Qsys中构建以NiosⅡ软核CPU和所需外设IP为核心的硬件架构,通过移植μC／OSⅡ操作系统作为软件平台,以LwIP为网络通信协议,采用LAN91C111与FPGA相结合构成嵌入式以太网接口进行对温湿度数据的传输和控制。由于其具有设计灵活、可扩展升级、占用资源少、节约成本等优势,大幅简化了系统的电路结构,使设计变的简单,易于实现。     

基于SOPC技术的TFT-LCD显示系统的设计

本文根据Xilinx FPGA的SOPC嵌入式系统设计的方法,提出了基于SOPC技术的TFT-LCD显示系统的解决方案,分析了TFT-LCD控制器的设计思路,分析了系统硬件的构建流程、组成结构以及各部分IP核的功能,给出硬件设计和软件编程测试的方法。最终结果表明系统稳定可靠,显示清晰,色彩丰富,达到了系统设计要求。     

基于NiosⅡ处理器的SVPWMIPCore设计

为降低FPGA实现3电平SVPWM算法的复杂性,减小SVPWM模块所占用的资源,文中利用正弦函数和余弦函数的关系,采用小容量ROM提出了一种新的SVPWM控制算法。利用Verilog HDL实现了算法的硬件设计,并封装成IP核以方便设计复用,在Altera公司的DE2开发板上进行了设计验证,体现了SOPC嵌入式系统的灵...