基于FPGA数字信号传输分析仪的设计与实现

数字信号传输分析仪采用现场可编程门阵列技术,基于EP2C8Q208C8-FPGA／NIOSⅡ平台,产生一个m序列,经曼彻斯特编码和解码,利用锁相环技术进行位同步,实现数字信号的传输。通过示波器观测“眼图”的方法来检验数字信号传输能力和抗干扰能力。本系统所采用的技术被广泛应用于数字传输领域。     

基于Nios II的UHF RFID读写器设计与实现

基于FPGA的数字基带系统是超高频频段射频识别读写器中的关键部分.根据EPCglobal Class 1 Gen 2标准,用Verilog语言编写了脉冲间隔编码模块和双相空号解码模块,并用C语言编写了其驱动程序,生成组件模块.组件作为Nios II嵌入系统的模块,可以重复使用.对于应用程序开发者,不用了解硬件结构就可以使用标准C 函数操作组件,使得开发简便快捷,节省了时间和成本.     

基于FPGA的RFID晶圆并行测试系统设计

针对高频射频识别(RFID)晶圆在中测(CP)阶段单通道串行测试效率低下的问题,设计了一种基于现场可编程门阵列(FPGA)的多通道并行测试系统以提高测试效率.鉴于RFID晶圆上没有集成天线,提出了一种新的基于探针技术的射频耦合式的晶圆检测方法,模拟芯片实际工作.系统选用FPGA为微控制器,配以多路射频耦合通信电路,实现测试向量生成及快速信号处理.再结合上位机与探针台高速并行的通用接口总线(GPIB)通信接口,以实现晶圆级RFID芯片测试.经实际测试,该系统能够实现16通道并行测试,与单通道串行测试系统相比,效率提升了97％,可靠性好,稳定性高,可应用高密度RFID晶圆的中测.     

基于NiosⅡ的UHF RFID读写器设计与实现

基于FPGA的数字基带系统是超高频频段射频识别读写器中的关键部分。根据EPCglobal Class 1 Gen2标准,用Verilog语言编写了脉冲间隔编码模块和双相空号解码模块,并用C语言编写了其驱动程序,生成组件模块。组件作为NiosⅡ嵌入系统的模块,可以重复使用。对于应用程序开发者,不用了解硬件结构就可以使用标准C函数操作组件,使得开发简便快捷,节省了时间和成本。     

基于Intel R1000的超高频RFID读写器设计

设计并提出一种超高频射频识别系统读写器设计的新方案.该读写器采用Intel R1000收发器芯片、W78E365微控器,符合ISO 18000-6C和EPC global Gen 2标准,工作频率为860～960 MHz,读写距离在2～10 m之间.同时给出读写器硬件系统的组成和软件工作流程,并针对同时读取多张卡的情况进行分析,实现了防冲突算法.该读写器支持SSB-ASK和DSB-ASK双重调制方式,可根据需要改变使用天线的单、双模式.     

基于FPGA的可编程电阻的设计

现在市场上的各种电阻和电阻箱有不足之处,不能满足一些研发场所的要求,为了解决这一问题,本文介绍一种基于FPGA的可直接输入阻值提供不同电阻的设计方法。FPGA通过控制继电器的吸合,从而确定与其并联的电阻的接入与否,最后通过电阻的叠加得到不同阻值。介绍了该设计的工作原理及软件设计思想,并有部分仿真结果。这种设计使用8421编码原则和硬件描述语言,减少了一些元器件的使用。相比于市场上的产品,其稳定性更高,抗干扰性更强,体积也更小,同时,它的操作更简便,显示更直观。     

基于FPGA的自适应解调器设计

IRIG-B(AC)码广泛应用于航天测控系统的远距离时间同步,由于在传输过程中信号易受干扰且存在路径传输时延,因此采用IRIG-B(AC)码实现时间同步其精度往往较差。为满足远距离高精度时间同步要求,针对IRIG-B(AC)码同步误差较大问题,提出一种基于FPGA的数字化解调方法。该方法采用全数字化软件设计,具备相位自动判别功能,针对不同调制比和不同输入幅值的IRIG-B(AC)码,能够实现快速自适应解调译码。测试结果表明,该方法抗干扰能力强,工作稳定可靠,使IRIG-B(AC)码的时间同步精度得到极大提升,甚至优于1μs。     

采用FPGA技术实现高速数据总线解码器

本文介绍了FPGA器件的内部结构、工作原理，重点讨论了在工作频率较高，对延时要求较严格的情况下，如何利用XACT开发系统实现高速数据总线（HighSpeedDataBus）解码器，并通过方案比较分析，得出采用FPGA器件的优越性。     

基于FPGA的超高频读写器设计

射频识别是一种非接触自动识别技术,近年来广泛应用于物流管理、车辆收费、门禁管理等方面.UHF频段RFID技术由于可实现远距离和快速通信而受到越来越多的关注.文章提出了一款基于ISO/IEC 18000-6C协议的超高频读写器的设计方案.该设计射频部分以奥地利微电子公司的AS3990射频收发芯片为核心,数字部分以FPGA...     

基于FPGA的RFID读写器设计

阐述了RFID技术原理,以及应用于RFID技术的EPC Class 1规范。给出了基于单片机和FPGA的EPCClass 1读写器数字系统设计方案,以及整个读写器系统设计方案。重点论述了FPGA的应用,包括电源控制与单片机通信,以及实现对标签读写操作的编码和解码实现,同时给出相应关键程序的代码。     

FPGA的UHF RFID只读读写器设计

本设计是基于EPCC1G2协议的UHF RFID读写器的FPGA(Field-Programmable Gate Array)实现。在射频发射模块采用OOK(On-OffKeying)调制;高频载波使用跳频设计;功放的工作状态可控,降低了功耗。射频接收模块采用微带线移相网络四路混频;解调信号由低噪放放大;利用比较器实现模数转换及"盲点"的判断。使用定向耦合器实现收发隔离。数字基带部分由FPGA实现,提高了读写器的速度,并完成了读写器防碰撞算法及其与计算机交互的PS/2接口。     

基于FPGA的RFID无线通信系统的实现

无线收发模块是RFID无线通信系统的关键。研究并实现了基于FPGA的RFID无线通信系统,该系统采用NRF905和XC2V1000芯片分别作为RFID无线收发模块和FPGA控制模块。利用基于Wishbone总线控制的SPI控制模块完成了XC2V1000和NRF905之间的SPI总线模式通信设计。由于采用了参数化设计,提高了其通用性和灵活性。设计通过了前仿真与布局后仿真,并在板级验证中实现了系统100 m距离通信。     

基于FPGA的RFID读卡器设计

与其他常用的自动识别技术如条形码和磁条一样,无线射频识别(RFID)技术也是一种自动识别技术.每一个目标对象在射频读卡器中对应唯一的电子识别码(UID),或者"电子标签".标签附着在物体上标识目标对象,如纸箱、货盘或包装箱等.射频读码器(应答器)从电子标签上读取识别码.     

基于FPGA的RFID板级标签设计与实现

在分析射频识别原理和特点的基础上,讨论超高频射频识别系统中电子标签设计技术,并采用EP1C6Q240FPGA对超高频电子标签进行了板级设计及其实现.利用Verilog语言实现了标签数字电路,并在板级标签中进行了验证.测试结果表明,该设计实现了ISO18000-6C标准的标签读写功能,读写性能优异,为下一步设计出符合该标准的电子标签芯片提供了有力保证.     

基于FPGA的RFID调制解调器设计

介绍了基于UHF Class 1 Generation 2协议标准的RFID系统的调制、解调算法.在FPGA上实现了调制器和解调器,调制器可根据用户需要选择DSB-ASK、SSB-ASK或PR-ASK调制方式,解调器能同时解调2ASK和BPSK信号.使用Quartus Ⅱ与MATLAB联合仿真,结果表明设计的RFID调制器和解调器是正确的.     

循环汉明码编译码器的设计与FPGA实现

分析了循环码的特性,提出一种循环汉明码编译码器的设计方案。编译码器中编码采用除法电路,译码采用梅吉特译码器,易于工程应用。对编译码器在FPGA上进行了实现,通过参数化设置,具有较高的码率,适用于(255,247)及其任意缩短码的循环汉明码,并给出了译码器的仿真和测试结果。结果表明:编译码器运行速率高、译码时延小,在Virtex-5芯片上,最高工作时钟频率大于270 MHz。在码组错误个数确定的系统应用中,可以有效降低误码率,一般可将误码率降低一个量级。实践表明,该设计具有很强的工程实用价值。     

RFID分形阅读器天线设计

研究了不同阶数的Minkowski分形微带贴片天线的性能,给出了一种双层2阶Minkowski分形阅读器天线,仿真结果表明,天线在谐振频率点处具有良好的性能,且尺寸大小为30mm×30mm,与普通的方形贴片天线相比,其面积大约减少了43．75％,宽度减少了25％,具有较好的尺寸缩减特性,天线的性能和尺寸能满足手持RFID阅读器的要求。该天线设计具有结构简单、易于制作等特点,适合用于RFID阅读器天线的小型化设计。     

基于FPGA的卷积码编译码器

基于卷积码的编译码原理,使用VHDL语言和FPGA芯片设计并实现了(2,1,3)卷积码编译码器.其中译码器设计采用"截尾"的Viterbi译码算法,在支路量度计算、路径量度和译码路径的更新与存储以及判决与输出等环节的实现中采取了若干有效措施,节省了存储空间,提高了设计性能.最后通过仿真验证了设计的正确性与合理性.