基于性能评估的雷达抗干扰研究

客观定量地评估雷达抗干扰性能是系统评估雷达抗干扰能力的关键,也可以为优化雷达抗干扰措施提供参考.文中建立了适用于实时评估抗干扰性能的指标体系,采用层次分析法确定了各指标的权重,构建了一套评估系统并给出实时评估结果,实现了抗干扰性能评估与措施优化迭代.通过实例定量地评估了抗干扰性能,科学地优化了抗干扰措施,实现了抗干扰性...     

E1同轴传输线上电磁干扰的抑制

在试验研究的基础上,对E1同轴传输线上电磁骚扰源进行了分析,测试比较不同的滤波抑制措施,确定了优化的抑制方案.在此基础上给出抑制E1线上共模骚扰的设计要求.     

ASP.NET网站的系统架构和性能优化的探讨

为了提高网站性能和承受能力,文中讨论了ASP.NET网站的系统结构优化和性能优化措施。采用分离Web与DB服务器、分离式图片服务器、页面优化、逻辑层优化等方面入手进行ASP.NET网站系统与性能优化,显著提高了网站多并发,高访问量下的稳定性,响应速度提高了20%。     

基于TOPSIS法的雷达抗干扰措施优化选取

雷达抗干扰措施优化选取是现代雷达智能抗干扰中一个重要的组成部分.文中提出了一种基于多属性决策的资源优化分配算法,即TOPSIS法.该算法可设定各因素权重以权衡抗干扰效益与抗干扰效率的关系.将该方法与基于0-1规划的资源优化分配算法进行仿真实验对比,结果表明TOPSIS在抗干扰效益与抗干扰效率上更具优势.     

GSM900功率控制参数的精细优化方法

本文通过采用GSM900功率控制参数精细优化的措施,有效控制上、下行发射功率。在保证一定C／I的基础上,根据每个小区的底噪电平和保护电平,优化设置上下行发射功率,达到降低带内干扰、改善无线性能、降低掉话率的目的。     

数据传输终端设备的时延性能优化

数据信号的处理和传输是无线数字通信系统中的重要环节.针对数据信号处理和传输的实时性需求,以Windows平台下采用软件无线电技术设计的数据传输终端设备为例,详细分析了数据信号在实时数据传输中时延性能问题,根据应用软件、DSP嵌入式软件和FPGA设计和实现特点,提出具体、有效的优化措施,包括任务调度机制、线程同步技术、DSP存储算法及FPGA数据采集策略.测试结果和工程实践表明,采取的措施取得了较好的优化效果.     

计算机Oracle数据库的优化措施

伴随信息系统业务快速发展,对计算机Oracle数据库提出更高的要求.然而从传统数据库系统应用情况看,因性能过低,极大程度上影响各类信息的安全保障,要求采取有效的优化措施.本次研究将对Oracle数据库做简单介绍,分析数据库性能影响因素以及优化目标,并提出优化Oracle数据库的具体策略.     

资源约束多模式项目调度的遗传算法研究

针对以工期最短为优化目标的多模式资源约束优化调度问题进行研究,在建立数学模型基础上,采用改进遗传算法对模型进行求解.算法设计上,对各活动的执行模式进行统一编号,使模式的内部编号包含了时序约束、资源约束、工期等信息,针对活动执行模式采用特殊的整数编码方式,染色体基因由活动执行模式序号组成.对染色体结构设计了单点交叉和单点变异操作算子,采用锦标赛选择方法.通过实例验证了改进遗传算法在求解MMRCPSP上的有效性.     

无线通信网络的优化

做好无线通信网络优化工作,不仅能够不断地提高现有无线通信的网络质量,网络服务水平和无线电频谱效率,还能在最大程度上降低企业的运营成本,从而为用户提供最优质的网络服务,实现企业经济效益的最大化,因此进一步加强对其的研究非常有必要.但是目前无线通信网络方面还存在很多问题,因此需要采取有效地措施进行优化,从而提高无线通信网络服务水平.基于此本文分析了无线通信网络的优化.     

镍金表面上LP封装中央焊盘焊点空洞控制

随着产品小型化的发展,微小LP封装器件的应用越来越广泛,其中中央焊盘焊点空洞率成为影响产品功能的关键因素.主要研究镍金表面处理印制电路板上LP封装器件中央焊盘锡铅焊点空洞问题.介绍了焊点空洞的产生机理、焊接工艺难点及空洞控制方法,提出了优化焊盘设计、优化模板开孔设计、强化焊膏使用控制、控制焊膏印刷精度、控制贴装精度和优化焊接工艺参数等六大保证措施.经试验验证,同时采取6项措施后,有效地控制了镍金表面处理的PCB上LP封装器件的中央焊盘焊点空洞问题.     

H.264解码在ADDSP-BF533上的实现和优化

首先介绍了H.264解码器结构和解码实现流程;然后重点阐述了H.264解码器在ADDSP-BF533上的实现和优化策略.实验结果表明,H.264解码器的实现方法和优化策略较为有效,能够满足DSP实时解码的需求.     

H.264解码器的设计与优化

介绍了一种H.264(JVT)解码器的软件设计及其优化方法。以H.264测试模型jm50c为参考重新设计H.264解码器，为解码器的设计及优化提供了一种方法。试验结果表明，本方法与jm50c相比，解码速度提高了10-25倍。     

基于TMS320DM642的H.264解码器优化

通过分析H.264软件解码器的结构和复杂度,确定了解码器在优化过程中的重点和难点,并结合TMS320DM642DSP性能特点,详细讨论了在TMS320DM642DSP平台上H.264解码器所采用的优化方法。这些方法主要涉及提高程序代码的并行性和增强存储器访问的效率,重点是运动补偿、IDCT等关键模块的优化。通过实验结果表明,本解码器可以实现CIF格式视频流的实时解码。     

H.264软件解码器的优化

分析了H．264软件解码器的结构，指出了影响速度的瓶颈，并给出了一种优化方案-从程序结构入手，结合MMX^TM技术，对H264软件解码器进行全面的优化。优化后的解码器在P3／800MHz以上的PC机上能够对于CIF格式的H．264序列进行实时解码。     

H.264解码器的系统设计及CAVLC的硬件实现

设计了一种软硬件协同处理的H.264解码器系统方案,基于该方案给出CAVLC解码模块的硬件实现结构,采用有限状态机实现解码的流程控制,并对其查表部分进行优化.验证结果表明,在尽量降低硬件资源损耗的基础上,该方案能满足H.264基本框架4CIF格式图片30 f/s(帧/秒)实时解码的要求.     

Application Specific Processor Design for H.264 Decoder with a Configurable Embedded Processor

An application specific processor for an H.264 decoder with a configurable embedded processor is designed in this research. The motion compensation, inverse integer transform, inverse quantization, and entropy decoding algorithm of H.264 decoder software are optimized. We improved the performance of the processor with instruction‐level hardware optimization, which is tailored to configurable embedded processor architecture. The optimized instructions for video processing can be used in other video compression standards such as MPEG 1, 2, and 4. A significant performance improvement is achieved with high flexibility. Experimental results show that we could achieve 300% performance for the H.264 baseline profile level 2 decoder.     

H.264视频解码的软件优化

介绍了H.264视频解码原理,分析了基于Blackfin533的H.264解码的硬件平台和软件设计流程,重点讨论了C代码优化和汇编优化,最后对去方块滤波算法进行了具体优化,可缩短近10%的解码时间.     

基于TMS320DM642的H.264视频解码器设计

给出了基于TMS320DM642的H.264视频解码器的设计,并详细讨论了解码器的硬件结构、算法优化、存储器分配以及DSP的PCI驱动程序的编制.     

H.264/AVC硬件解码器设计及其验证策略

提出了一种H.264/AVC硬件解码器的SOC/ASIC设计方案,并在实现电路的基础上,重点分析了基于文中的硬件设计方案的验证策略。该设计方案已经在基于FPGA的验证平台上通过功能原型验证,结果证明,这是一个完全可行的H.264/AVC硬件解码设计方案。     

流媒体存储系统的高速USB接口研究与实现

简要介绍了视频压缩标准H.264,比较了实现实时编解码的常用方案,着重介绍了在TMS320DM642芯片上实现的H.264视频编解码器算法及其优化方案,并针对现有方案的不足设计了基于CY7C68013的USB2.0存储系统的方案.