基于有限状态机的通用雷达定时器设计

雷达定时器是雷达系统的重要组成部分,它的可靠性和稳定性是雷达系统可靠工作的基础.文章分析了雷达定时器的结构,结合FPGA的特点,提出一种基于有限状态机的通用雷达定时器的设计方法,并在FPGA中予以实现.仿真及实验测试表明,该设计的定时精度达到纳秒级,脉冲间相对延时可大于200μs,可以很好地满足系统性能要求.本方法具有结构简单紧凑、成本低、可靠性高、精度高等优点.     

基于FPGA双振荡电路定时器的设计

考虑冲击环境下定时器会遇到的问题,并分析了单一的晶体振荡器和谐振振荡器都不能很好地满足抗冲击性和高精度两方面要求,因此提出了一种基于FPGA设计的双振荡定时器。此定时器能有效地解决爆破作业中延时雷管起爆精度和抗冲击性能之间的矛盾。更主要的是CPLD的时序比集成芯片更加容易控制。在FPGA实现,该设计的定时精度达到纳秒级,很好地满足系统性能要求。本方法具有结构简单、成本低、可靠性高、精度高等优点。     

FPGA在雷达定时器中的应用

定时器是雷达系统的重要部分,它为雷达全机提供所需的各种主脉冲定时信号和波门定时信号.介绍了FPGA(现场可编程门阵列)在定时器中的应用,着重叙述了定时器原理.该定时器的特点是:采用大容量FPGA,尽可能在FPGA内部实现所有功能,减少外围器件,以达到统一板级设计、提高定时精度及可靠性、降低成本、实现硬件的灵活配置的目的.     

基于FPGA的通用雷达信号处理板卡设计

为降低经济成本,适应中小型渔船的需求,设计一种以FPGA为处理核心的通用雷达信号处理板。该信号处理板功能包括雷达信号的高速采集、实时运算、传输,并能处理来自GPS、电罗经、AIS、测深仪等外设信号。实现了雷达设备的小型化、模块化、通用化。实验结果表明,该信号处理板能快速接收雷达和外设信号并实时进行处理,符合未来船载雷达发展的趋势。     

一种通用型可编程雷达定时器

从工程角度出发，论述了通用型可编程雷达定时器的设计原理，并简要地介绍了其实施方案。     

一种新型的通用型雷达定时器

介绍一种电路简单、可靠性高的新体制雷达定时器，解决带电适时微调的问题，并论证其可设计成适用于不同雷达的通用定时器。     

一种高精度定时器设计方法

本文基于FPGA平台提出一种参数化定时设计方法,其采用嵌入式SOPC技术,通过实时操作系统将定时参数传递给定时产生逻辑,实现定时的灵活变化。在参数化定时设计的基础上,进一步提出一种高精度定时器设计方法,将定时信号分为整数和小数两部分分别产生。试验结果表明,该方法与直接使用高频时钟作为计数基准产生的定时精度一致,而在逻辑资源消耗、时序收敛等方面更具优势。     

基于FPGA的可编程定时器/计数器8253的设计与实现

本文介绍了可编程定时器／计数器8253的基本功能，以及一种用VHDL语言设计可编程定时器／计数器8253的方法，详述了其原理和设计思想，并利用Altera公司的FPGA器件ACEX 1K予以实现。     

一种基于DSP和FPGA的雷达信号处理机设计

研究了基于多片DSP和FPGA、CPLD等可编程器件的雷达信号处理机的设计方法，在对雷达信号处理算法与体系结构的映射进行讨论的基础上，以ADSP21161和V2 FPGA以及XC9500系列CPLD为实例，介绍了信号处理机的具体设计与实现，该结构实时信号处理能力强，具有较强的通用性。     

基于FPGA的通用雷达信号处理模块

介绍了一种基于FPGA的通用信号处理模块，该模块特别适用于警戒雷达信号处理。     

基于FPGA的雷达信号处理方法探究

近年来,雷达在军用和民用领域都获得了巨大的发展。雷达信号处理系统是雷达的关键模块,对雷达定位精度起着决定性作用。FPGA以其众多的优点,在雷达信号处理系统中被广泛使用。本文探究FPGA在雷达信号采集方面的应用。     

vxWorks通用定时器设计与实现

在进行网络通信设备开发时,需要使用通用定时器。本文在研究vxWoks系统看门狗函数的基础上,提出了基于看门狗函数的定制定时器的设计方法,可以使定制定时器的最小周期满足网络通信设备开发的需要。本文给出了定制定时器实现的思想。     

基于FPGA技术的雷达开机控制系统仿真

通常雷达的开机应在架设完毕并检查无误后,严格按照规定的操作方法和步骤进行,以保证装备和人员的安全。首先介绍了雷达开机控制系统的设计要求和设计原理。然后根据某型雷达的输入、输出状态的模拟设计、设计出了FPGA电路,实现上述控制关系,最后应用QuartusⅡ仿真软件进行了仿真,根据模拟的输入信号观察相对应的输出状态。基于FPGA设计的雷达开机控制系统既适应当前的战争生存,又提高了装备的性能和可靠性。     

VxWorks下基于看门狗的通用定时器设计

随着嵌入式电子产品越来越多的应用,实时性操作系统VxWorks得到广泛应用,而定时器正是实时性操作系统中不可或缺的重要组件.文章以VxWorks实时性操作系统中的看门狗机制为基础,提出了一种通用性强、效率高并且使用简单的共享看门狗定时机制.     

一种软件化雷达定时器设计方法

以现场可编程门阵列为平台,提出一种通用定时设计架构,即软件化定时设计方法。它将定时程序划分为软件程序和硬件逻辑两部分,其中硬件逻辑采用定时产生子模块与合成模块实现通用化架构,软件程序为每个子定时配置位置与合成参数,从而实现复杂定时时序的产生。该方法可灵活、快捷调整定时时序,有效提升定时设计与调试效率。     

基于FPGA和DSP的雷达模目信号设计

在雷达信号处理分系统调试时,经常用到模目信号。为了获得实时多波束雷达模目信号,提出一种基于FPGA和DSP的产生方法,利用FPGA产生时序及控制,DSP实时计算出所需要的回波,这样即使在没有阵面数据的情况下,仍然能够调试信号处理部分。该设计模块使用简单方便,只需通过终端键盘输入参数,即可实时产生所期望的回波,非常适用于雷达研制前期和系统联试时查找问题,而且模块做在脉压板上,不需要单独的插件。     

浅谈基于FPGA的相控阵雷达波束控制系统设计

由于相控阵雷达杰出的性能,越来越多的人开始研究关注它,并且现在已经应用于很多领域。而波束控制系统是制约其性能的重要部分。文章根据现代雷达对相控阵雷达波束控制系统提出的新要求,提出一种以FPGA为主控制芯片的波束控制系统设计方案。     

一种通用雷达信号处理机的设计

在基于VME总线或CPCI总线的雷达信号处理机中，板与板之间的数据传输速率受限于总线的速率。针对现有的雷达信号处理机板间的数据传输速率较低的问题，本文提出了一种新的设计方法，即采用DSP和FPGA相结合的设计方法，利用FPGA提供的高速串行收发通道进行板间的数据传输，使板间的数据传输速率获得大幅度的提升，同时也有效地改善了板内DSP间的数据传输问题。     

基于CPLD+FLASH通用快速的FPGA配置方案

随着FPGA在当前嵌入式系统中的广泛应用,FPGA配置功能的模块化需求越来越强烈,FPGA配置的速率要求也越来越苛刻.鉴于主流FPGA型号配置方法和配置时序的共同点,设计提出了一种通用、快速、全国产化的FPGA配置方案.硬件电路设计和CPLD逻辑设计可以完全复用,配置速率可以获得最大程度的提高,同时设计灵活性高,能实现...