一种数字鉴相器的设计

本文通过理论推导,得出正切鉴相器的数学模型.并与常用的正弦鉴相器进行对比分析,通过仿真,得出其性能优于正弦鉴相器的结论.     

具有多电平量化鉴相器的全数字锁相环

本文介绍一种实用的全数字锁相环方案。该方案采用多电平量化鉴相器以及可变复位徘徊滤波器,从而具有同步建立时间短、同步精度高等特点。文中简述了它的工作原理,并对环路性能进行了分析。     

一种新型数字鉴频／鉴相器的设计

介绍了一种数字鉴频／鉴相器的逻辑设计、电路设计、版图设计和工艺制作技术，设计的电路工作频率为８ＭＨｚ，鉴相灵敏度为０．１２Ｖ／ｒａｄ，鉴相范围达±２π。该电路具有可靠性好、稳定度高等特点，可广泛应用于数字锁相环电路中。     

OKI(900)型手机信号发射电路中鉴相器的噪声仿真

采用全能OrCAD混合电路仿真Pspice A/D V9软件,对OKI（900）型手机信号发射电路中的鉴相器进行了噪声仿真。     

激光测距中数字鉴相器的设计

相位法激光测距广泛应用于距离测量,尤其是短距离测量领域,测距系统的测量精度和速度主要取决于鉴相器的设计,为提高鉴相器的测量精度和速度,本文给出了一种新型数字鉴相器。通过加入反馈电路控制信号调制器,只需一组鉴相器即可实现激光发射信号与接收信号相位差的测量。调整CIC滤波器的参数,最大限度地提高滤波器输出信号的信噪比。对CORDIC算法进行优化,不仅扩展了测量范围,而且提高了测量精度和速度。本文使用Matlab对该数字鉴相器进行了性能评估,并在FPGA上实现了该数字鉴相器,与传统的数字鉴相器相比,测量精度和速度都有较大的提高,同时也降低了设计成本。     

数字鉴相器在TSW2500短波发射机上的应用

鉴相器广泛应用于短波发射机中并且能达到自动调谐的目的.该文文对鉴相器的工作原理进行了介绍,并对数字鉴相器在TSW2500短波发射机调谐控制中的应用进行了重点分析.     

鉴相器及其集成

本文简述了鉴相器的作用、功能和分类；详述了理想乘法器和吉尔伯特乘法器单元电路的工作原理及其鉴相特性；介绍了几种可资采用的集成鉴相器的外围电路、特点、主要技术特性及目前的研制动向。     

一种基于CORDIC算法的高速高精度数字鉴相器

提出了一种基于CORDIC算法的高速、高精度数字鉴相器。该数字鉴相器根据正交解调原理测相,采用高速全流水线结构在FPGA上实现,利用CORDIC算法实现了数字下变频(DDC)和相角的计算。本方法不需要正交本振信号与参考信号严格同步,并且允许输入信号的频率与DDC的NCO频率存在一定频偏,便于工程实现。经时序仿真验证,系统工作时钟可达100 MHz,在30 dB的信噪比条件下,测相误差小于0.004 rad,样本标准差小于0.03 rad。     

FPGA的数字鉴相器在相位测距系统中的研究

主要介绍了在矿井提升机红外激光位置跟踪系统中一种新型数字鉴相器的研究方法,该方法是基于FPGA器件运用FFT算法完成的。阐述了在实时高速测量场合运用FPGA器件独特的优势,并给出这种新型数字鉴相器的基本原理和具体实现过程,具有很高的应用价值。     

一种全数字半速率鉴相器的设计

鉴相器是高速时钟数据恢复环路的关键电路,其性能的优劣直接影响了整个系统的工作。通过系统分析,提出了一种全数字半速率鉴相器设计方案,按照全定制设计流程采用SMIC 0.18μm CMOS混合信号工艺完成了电路的设计、仿真。结果表明该电路在2.5 Gb/s收发器电路中可以稳定可靠地工作。     

数字锁相环频率源相位噪声分析

首先对频率源相位噪声的原理及其表征进行了简要的阐述,然后从数字锁相环频率源的分析模型出发,对其相位噪声谱密度进行了推导,同时分析了影响相位噪声的各项主要因素．最后提出了提高数字锁相环频率源相位噪声性能的一些方法。     

基于DSP的自适应数字抗噪声模块

本文介绍了一种基于专用DSP芯片，采用独特的软件抗噪声算法的数字抗噪声模块，实现了在120分贝噪声环境中话音的清晰度不小于98。此模块已成功应用于我国机载通信设备中。     

数字立体声电影院的噪声及其控制

针对目前数字立体声电影院新建或改建过程中噪声控制的现状，对数字立体声电影院噪声来源、传播途径和应采取的切实可行的技术控制措施进行了深入探讨。还对噪声的测量和评价进行了分析，提出了改进意见。     

微波锁相环中取样鉴相器

本文阐述了一种用于微波频段的取样鉴相器的工作原理，并对它进行了详尽的分析。讨论了脉冲宽度对鉴相器在Ｘ波段及其以下波段及其以下波段均有鉴相输出。     

基于新式宽频鉴相器瞬时测频电路的设计

通过A/D采样芯片将采集数据送入现场可编程门阵列(FPGA)进行数字移相,完成了基于3路输出宽频鉴相器的瞬时测频电路小型化的设计,满足了瞬时测频接收机对小型化的要求。     

小型微波鉴相器的设计

描述了小型微波鉴相器的工作原理、设计方法和测试结果.采用混合集成工艺技术,在氧化铝陶瓷基片上制作了包括1个功分器、7个3dB 900耦合器在内的工作频率为5GHz～6GHz的鉴相器电路,电路尺寸仅为19×19mm.测试表明,该鉴相器具有较好的鉴频特性,具有可靠性高、体积小、重量轻和可生产性好的特点.通过几个鉴相器电路的组合可以构成鉴相组件,实现瞬时测频功能.     

一种宽带数字噪声产生系统的实现

采用常规VCO产生调频射频噪声，尽管具有射频带宽宽、设备简单的优点，但存在瞄准精度低、带内平坦度差的缺点，而采用数字式噪声的方案则具有瞄准精度高、带内平坦度好、统计特性好的特点。文中介绍了一种基于数字技术的噪声产生系统，能够产生宽带干扰噪声、梳状波干扰噪声和频率凹波干扰噪声三种噪声形式。     

数字锁相环路噪声特性分析及其对策

本文较为详细地分析了普通数字锁相环路的噪声特性，在此基础上，提出了两种改进方案，并进行了详细的理论分析和比较，采用三种不同方案实现的工程样机的指标测试结果也验证了理论分析的正确性。     

数字锁相环相位噪声影响因素分析

数字锁相环作为广泛应用的一种频率合成技术,相位噪声是其关键的技术指标。介绍数字锁相环的关键组成部分,从数字锁相环的相位噪声分析模型出发,阐述各组成部分对相位噪声产生的影响,并分析各部分关键指标的选型依据,然后利用仿真软件搭建仿真模型验证分析结果。为数字锁相环的设计,提高相位噪声性能提供了参考依据。     

基于Hopfield神经网络噪声数字的识别

噪声数字的识别具有很好的应用前景,也是后期处理的基础。基于离散Hopfield神经网络的联想记忆能力,通过改进神经网络的记忆样本,再利用Hebb规则对改进的记忆样本进行学习,得到权值矩阵,根据待识别的噪声数字的信息联想起记忆的数字。利用改进后的离散Hopfield神经网络对噪声数字进行了识别的实验。实验结果表明,该方法提高了传统网络的记忆能力和识别的正确率。