基于克隆选择算法的层叠滤波器的优化设计

层叠滤波器是一种非线性数字滤波器,具有良好的去除噪声能力和图像细节保持能力,近年来成为研究的热点问题之一．层叠滤波器设计的核心实际上是一个正布尔函数的优化问题,在MAE准则下,提出了一种基于克隆选择算法的层叠滤波器的优化方法．仿真实验结果表明,基于这种克隆选择算法的最优层叠滤波器不仅在滤波效果上好于基于遗传算法和基于粒子群算法的最优层叠滤波器,而且可以快速实现其优化过程,在较短时间内得到较好的效果,是一种有效的层叠滤波器的优化算法．     

机器人力/位传感器IIR数字滤波器的优化设计

数字滤波器的设计无论是传统的频率变换法,还是优化设计的方法,都需要了解和掌握一些基本的数字信号处理方面的专业知识.为了让数字滤波器的设计摆脱这些信号处理专业知识的限制,提出了一种数字滤波器参数的优化设计方法.该方法只需了解IIR数字滤波器的基本结构,明确传感器信号的频率范围,就可以用一种智能优化算法对滤波器参数进行优化.在Matlab环境下开发了粒子群优化算法的程序并进行了仿真试验,试验结果证明了该方法的有效性.     

机器人力／位传感器ⅡR数字滤波器的优化设计

数字滤波器的设计无论是传统的频率变换法，还是优化设计的方法，都需要了解和掌握一些基本的数字信号处理方面的专业知识．为了让数字滤波器的设计摆脱这些信号处理专业知识的限制，提出了一种数字滤波器参数的优化设计方法．该方法只需了解ⅡR数字滤波器的基本结构，明确传感器信号的频率范围，就可以用一种智能优化算法对滤波器参数进行优化．在Matlab环境下开发了粒子群优化算法的程序并进行了仿真试验，试验结果证明了该方法的有效性．     

基于Hasse图的层叠滤波器正布尔函数生成算法

层叠滤波器是一类新型非线性数字滤波器,确定正布函数是层滤波器的关键。通过定义布尔函数开、闭集和最小项正、负扩展,证明了布尔函数具有层叠性的充要条件是布尔函数开集的正扩展或闭集的负扩展具有不变性,在此基础上,提出了一种通过Ｈａｓｓｅ图确定层叠滤波器最简正洋函数的算法。     

Δ∑模数转换器中数字抽取滤波器的设计

抽取滤波器是过采样模数转换器中的重要组成部分。低字率、高采样频率的数字调制信号被转换成高字率、奈奎斯特频率采样的信号。该文介绍了应用于不同过采样率的通用数字抽取滤波器的设计,适用于一阶到七阶的Δ∑调制器,输入字长从1bit到32bit。设计和实现了一个过采样率为256的数字抽取滤波器,应用于三阶级联的Δ∑调制器。该抽取滤波器包括:级联积分梳状滤波器、补偿滤波器和一个窄带有限冲击响应半带滤波器。滤波器系数都采用CSD(Canonic SignedDigit)码实现。多级多采样率信号处理电路被用来实现补偿和半带滤波。整个滤波器经过了FPGA验证,输出正弦波的信噪比达到了110dB。     

八阶数字滤波器计算机仿真探讨

通过对8阶低通数字滤波器的计算机仿真，进行程序设计，用有限精度算法实现离散时间线性非时变系统，以完成对信号进行滤波处理。     

八阶数字滤波器计算机仿真探讨

通过对８阶低通数字滤波器的计算机仿真，进行程序设计，用有限精度算法实现离散时间线性非时变系统，以完成对信号进行滤波处理。     

△∑模数转换器中数字抽取滤波器的设计

抽取滤波器是过采样模数转换器中的重要组成部分。低字率、高采样频率的数字调制信号被转换成高字率、奈奎斯特频率采样的信号。该文介绍了应用于不同过采样率的通用数字抽取滤波器的设计，适用于一阶到七阶的△∑调制器，输入字长从1bit到32bit。设计和实现了一个过采样率为256的数字抽取滤波器，应用于三阶级联的△∑调制器。该抽取滤波器包括：级联积分梳状滤波器、补偿滤波器和一个窄带有限冲击响应半带滤波器。滤波器系数都采用CSD（Canonic Signed Digit）码实现。多级多采样率信号处理电路被用来实现补偿和半带滤波。整个滤波器经过了FPGA验证，输出正弦波的信噪比达到了110dB。     

基于IP Core的FIR数字滤波器的FPGA实现

介绍使用EDA工具及IP Core开发基于FPGA的FIR数字滤波器,采用去伪延迟控制器,截除因滤波器延迟产生的伪信号.使用FDATool工具设计FIR数字滤波器,利用现有的IP Core在FPGA器件上实现滤波器设计,借助ChipScope Pro工具验证实现结果.整个过程方便、快捷;去伪延迟控制器效果明显.     

基于FPGA和DSP Builder的FIR数字滤波器设计

针对FIR数字滤波器的基本原理和结构特点,利用DSP Builder软件设计了一个低通的32阶FIR数字滤波器,并对此进行功能仿真,同时将该设计下载到FPGA中进行硬件测试。测试结果表明,采用该方法设计FIR滤波器简单易行,可缩短设计进程,设计出的滤波器性能稳定、可靠,达到了预期目标。     

数字下变频中抽取滤波器的设计

数字下变频是软件无线电的关键技术之一,数字下变频的实现关键在于抽取滤波器的设计与实现.针对输入到数字下变频系统中的信号采样率很高的问题,选用积分梳状(CIC)滤波器与半带(HB)滤波器这两种比较特殊的滤波器来完成下变频采样速率的抽取以及信号滤波.通过比较分析影响CIC滤波器的特性参数,选取了优化CIC滤波器性能的一组参数,对其进行设计.为了减小了滤波器的采样点数,降低滤波器的成本,避免出现频率特性中的突跳,选用最优等波纹法设计HB滤波器.基于Systemgenerator的设计仿真与基于FPGA芯片的硬件设计,均可以有效地验证算法,但前者降低了实验成本,缩短了实验周期,而且设计更加实用.     

高阶FIR多带阻数字滤波器优化设计研究

研究了FIR线性相位滤波器的幅频特性与余弦基函数神经网络算法之间的关系,给出了FIR高阶多带阻数字滤波器的优化设计实例,提出并证明了神经网络算法的收敛性定理.仿真结果表明,算法不仅是有效的,而且在FIR高阶数字滤波器优化设计领域具有很大的优越性.且算法不涉及逆矩阵的计算,有效解决了国内外其它优化设计方法无法设计高阶FIR线性相位滤波器的问题.     

数字滤波器的设计

主要阐述了数字滤波器的设计过程及选择方法，并详细讨论了常用一阶低通滤波器的设计。     

概率方法在布尔函数m阶Walsh谱中的应用

应用概率方法研究了布尔函数的ｍ阶Ｗａｌｓｈ谱的问题，首次给出了布尔函数的ｍ阶Ｗａｌｓｈ谱的概率方法表达式，给出了布尔函数的ｍ阶Ｗａｌｓｈ谱的性质及布尔函与一个ｍ阶布尔函数相互独立的充要条件。     

基于自适应整体退火遗传算法层叠滤波器的优化设计

层叠滤波器是基于信号阈值分解而发展起来的一种具有层叠性和阈值性的新型非线性数字滤波器.层叠滤波器的优化设计过程实际上就是对正布尔函数不断调整、逐步适应图像环境的优化学习过程.原有遗传算法优化的层叠滤波器易陷于局部最优化,文中鉴于这一点,将退火因子引入到选择算子中,并根据每代优化个体的不同,自适应的选取交叉概率和变异概率,提出一种自适应整体退火遗传算法(AWAGA)优化层叠滤波器,并研究在MSE准则下优化算法的性能.仿真结果表明用AWAGA优化的层叠滤波器在处理噪声图像时,能有效地去除噪声和保持图像细节.     

基于MATLAB的数字滤波器的设计

数字滤波是语音和图象处理、模式识别、谱分析等应用中的一个基本处理算法，在数字信号处理中，占有极其重要的地位．文中阐述了FIR数字滤波器的设计思想，结合带通滤波器的设计实例，介绍了用MATLAB来实现的过程，得到了正确的波形，对数字滤波器的推广应用有一定的促进作用．     

谐波检测算法中高性能数字低通滤波器的设计

针对有源电力滤波器(APF)的时域谐波检测算法,提出能够兼顾动态响应和滤波精度的高性能数字低通滤波器(HPLPF).在分析比较常用的无限长单位冲击响应滤波器(IIR)和滑动平均滤波器(MA)的特性后,采用优化级联的方式,构成高性能数字低通滤波器,利用巴特沃斯滤波器滤波精度高的特点以达到较高的滤波精度;利用滑动平均滤波器过渡带窄、动态响应快的特点以达到较快的动态响应.仿真分析表明,在存在间谐波的复杂谐波电流情况下,所设计的高性能数字低通滤波器能够更好地满足时域谐波检测算法的需求.     

单片机测控系统中的数字滤波器设计

在传统的模拟滤波器基础上,提出了数字滤波器的新算法,并根据单片机测控系统在受到不同干扰时,提出了数字滤波器的谩计步骤和设计思路。     

FIR数字滤波器设计与仿真

针对数字信号处理技术对数字滤波的实时性和可靠性要求越来越高的问题,设计一种更高效可靠的数字滤波器成为必然.已有的有限冲激响应数字滤波器FIR通过传统的分布式算法实现在速度和资源占用方面上都存在着不足,因此,针对FPGA(field programmable gate array)的特点,采用表分割技术的分布式算法和Wallace Tree算法相结合的新型算法,减少了乘加器的使用.与传统的分布式算法相比,该技术可支持高达10亿次采样/s的输入数据,减少了32％的Slice资源占用量,达到了FIR数字滤波器处理速度更高、资源占用量更低的设计目标.     

基于FPGA的32阶FIR滤波器设计

研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案;讨论了窗函数的选择、滤波器的结构以及系数量化问题;研究了FIR滤波器的FPGA实现,各模块的设计以及如何优化硬件资源,提高运行速度等问题.实验结果表明了该方法的有效性.