共查询到17条相似文献,搜索用时 78 毫秒
1.
2.
构建了一个半径为0.05μm的圆柱体,用于模拟单粒子辐射功率VDMOS器件的粒子径迹,且圆柱体内新生电子和新生空穴的数目沿圆柱体的半径方向呈高斯分布。考虑到功率VDMOS器件的SEB效应与寄生NPN具有直接关系,提出了一种畸变NPN模型,并通过合理假设,推导出功率VDMOS器件在单粒子辐射下安全漏源偏置电压的解析式。结果表明,使用解析式计算得到的SEB阈值与TCAD仿真结果吻合较好。该模型可被广泛用于功率VDMOS器件SEB效应的分析和评价,为抗辐射功率VDMOS器件的选型及评价提供了一种简单和廉价的方法。 相似文献
3.
4.
5.
仿真研究了300 V抗辐射功率VDMOS器件在不同缓冲层浓度、不同LET值下单粒子烧毁(SEB)效应的温度特性。结果表明,SEB的温度特性与LET值相关,LET值较小时(0.1 pC/μm),SEB电压呈正温度系数特性;LET值较大时(1 pC/μm),SEB电压呈负温度系数特性。重点分析了1 pC/μm LET时离化强度大的条件下SEB电压的碰撞电离分布和晶格温度分布,分析发现,功率VDMOS颈区JFET/P阱的pn结是SEB效应薄弱点,这得到了实验结果的验证。本模型计算的结果表明,当LET值大、器件工作温度高时,功率VDMOS器件的单粒子烧毁风险最大。该项研究结果为抗辐射加固功率VDMOS器件的应用提供技术参考。 相似文献
6.
空间辐射环境中含有各种高能带电粒子,高能带电粒子与电子器件相互作用可能引发单粒子效应(SEE),单粒子效应中单粒子烧毁(SEB)和单粒子栅穿(SEGR)是两种最主要的单粒子事件。对重离子环境下的器件退化和失效进行了研究,分析了重离子环境下的失效机理,提出了重离子条件下的器件改善结构,同时完成了仿真和重离子实验验证,提升了MOSFET抗重离子能力。 相似文献
7.
作者采用一种新方法设计了可在高压下工作的高频VDMOS器件,该器件具有二级场板终端结构。通过在工艺上利用多晶硅选择氧化形成漏表面厚氧化层,不仅可以有效地减小C_(gd),而且可以减小C_(gs)。该方法简化了器件制作工艺并实现了自对准扩散。 相似文献
8.
以增强型β-Ga2O3 VDMOS器件作为研究对象,利用TCAD选择不同的栅介质材料作为研究变量,观察不同器件的单粒子栅穿效应敏感性。高k介质材料Al2O3和HfO2栅介质器件在源漏电压200 V、栅源电压-10 V的偏置条件下能有效抵御线性能量转移为98 MeV·cm2/mg的重离子攻击,SiO2栅介质器件则发生了单粒子栅穿效应(Single event gate rupture, SEGR)。采用HfO2作为栅介质时源漏电流和栅源电流分别下降92%和94%,峰值电场从1.5×107 V/cm下降至2×105 V/cm,避免了SEGR的发生。SEGR发生的原因是沟道处累积了大量的空穴,栅介质中的临界电场超过临界值导致了击穿,而高k栅介质可以有效降低器件敏感区域的碰撞发生率,抑制器件内电子空穴对的进一步生成,降低空穴累积的概率。 相似文献
9.
VDMOS功率场效应器件是八十年代迅速发展起来的新型功率器件,由于它比双极型功率器件具有许多优良性能:如高输入阻抗、低驱动电流、开关速度快、工作频率高、具有负的电流温度系数、热稳定性好,安全工作区大,没有二次击穿及高度线性的跨导等,已广泛地应用于各种电子设备中,如高速开关电路、开关电源、不间断电源、高功率放大电路、高保真音响电路、射频功放电路、电力转换电路、电机变频调速、电机驱动、固体继电器、控制电路与功率负载之间的接口电路等。 相似文献
10.
11.
本文分析了VDMOS器件在空间辐照环境中的单粒子栅穿机理,并基于这种机理提出了一种可以有效改善VDMOS器件单粒子栅穿的新结构。从理论上分析了该结构在改善VDMOS单粒子栅穿效应中的作用,仿真验证该结构可以提高SEGR阈值约120%,该结构在保证VDMOS器件击穿电压保持不变的前提下,可以降低VDMOS的比导通电阻约15.5%,同时该新结构仅需要在原VDMOS器件版图的基础上使用有源区的反版来代替有源区版,应用LOCOS技术实现厚氧化层来提高SEGR阈值,工艺可加工性较强。该新结构特别适用于对辐照环境中高压VDMOS器件的研制。 相似文献
12.
低压功率VDMOS的结构设计研究 总被引:1,自引:0,他引:1
对功率集成电路中耐压为60V,电流容量为2.5A的VDMOS进行了设计和仿真。在理论计算的基础上,分析了外延参数和单胞尺寸结构的设计优化方法。通过ISETCAD器件仿真软件,得出相关数据和终端结构,进而借助L-edit完成最终版图结构。 相似文献
13.
阐述了空间辐射环境下n沟功率VDMOSFET发生单粒子栅穿(SEGR)和单粒子烧毁(SEB)的物理机理。研究了多层缓冲局部屏蔽抗单粒子辐射的功率VDMOSFET新结构及相应硅栅制作新工艺。通过对所研制的漏源击穿电压分别为65V和112V两种n沟功率VDMOS-FET器件样品进行锎源252Cf单粒子模拟辐射实验,研究了新技术VDMOSFET的单粒子辐射敏感性。实验结果表明,两种器件样品在锎源单粒子模拟辐射实验中的漏源安全电压分别达到61V和110V,验证了新结构和新工艺在提高功率VDMOSFET抗单粒子效应方面的有效性。 相似文献
14.
15.
16.
17.
对500~1200 V统一工艺平台的VDMOS功率器件的钝化膜工艺进行了研究.通过选择钝化膜介质(SiON)工艺条件,选择合适的光刻条件,使该器件的表面极化低于50 V,大大增强了器件在高压工作环境下的可靠性. 相似文献