一种多功能大面阵读出电路数字模块设计方法

介绍了一种红外焦平面读出电路数字模块的设计方法。数字模块除了包括读出电路所必须的行选和列选信号之外,仅使用一位控制管脚,就可以实现读出电路的开窗、翻转、通道选择、工作方式选择、增益控制、功耗控制等多种功能,这种单管脚输入的设计方法可以有效的避免外围管脚过多带来的噪声等方面的影响,提高大面阵读出电路的稳定性和可靠性。电路设计选用0.18μm的工艺,采用全定制设计方法,阵列规模1280×1024。仿真结果证明电路可以正常实现所设计的功能,适用于大面阵红外焦平面阵列。     

一种大面阵红外焦平面阵列读出电路的设计方法

论文提出了一种可用于大面阵红外焦平面阵列的智能化读出电路的设计方法,所设计的读出电路具有放大、读出、片上模数转换以及智能控制等功能。论文主要介绍该面阵电路的组成结构、核心电路的工作原理、电路的仿真方法和结果。通过对该面阵读出电路进行版图设计、流片和性能测试,得到了符合设计要求的面阵规模为128X128的大面阵红外焦平面阵列智能读出电路。     

大面阵CMOS快照模式焦平面读出电路设计分析

针对一款大面阵(640×512元)快照模式制冷型红外焦平面用的读出电路进行了初步分析验证.该读出电路采用改进DI结构,先积分后读出的积分控制模式,像素尺寸为25μm×25μm,芯片已在0.5μm双硅双铝(DPDM)标准CMOS工艺下试制.首先对该电路结构及工作原理进行分析,并对输入级等电路的传输特性进行仿真验证,最后给出探测器阵列与读出电路芯片互连后的测试结果.结果表明该读出电路适用于小像素、大规模的红外焦平面阵列.     

多功能红外焦平面读出电路设计

主/被动成像系统具备多种成像模式,集成度高、成本低、系统运行效率高,应用前景良好。设计了一种64×64规模的多功能红外焦平面阵列读出电路,在30 μm像元中心距的限制下实现了日光标准成像、微光成像、异步激光脉冲检测和二维激光测距四种成像功能。基于TSMC 0.35 μm工艺,完成了多功能读出电路的芯片设计与流片验证。电路复用设计和像素共享架构显著降低了版图面积。CTIA的T型开关有效减小漏电流,改善了红外被动成像电路的动态范围,高增益模式下动态范围达60 dB,低增益模式下动态范围达68 dB。并且满阱电荷容量分别为203 ke?和1.63 Me?。三级push-pull运放和MOS反馈电阻使RTIA兼具高增益和小尺寸。芯片测试结果表明,电路具备主/被动成像功能,性能良好,可应用于红外焦平面激光雷达成像系统。     

双色红外焦平面阵列读出电路设计

根据P-N-N-P型叠层双色红外焦平面阵列探测器结构及其等效电路,提出了一种128×128同时积分、同时读出型双色红外焦平面读出电路原理及实现方式。单元电路采用直接注入结构作为输入级,在给定的单元面积内获得了较大的积分电容,满足了单元电路内中、短波两个独立的积分信号通道的需求。仿真结果表明该电路满足预定的设计要求,积分时间可调,读出速率大于等于5MHz,中、短波输出电压的线性度均达到99%以上,功耗约68mW。     

非制冷红外焦平面阵列读出电路设计

针对SOI二极管型非制冷红外探测器,设计了一种新型读出电路(ROIC)。该电路采用栅调制积分(GMI)结构,将探测器输出电压信号转化为电流信号进行积分。设计了虚拟电流源结构,消除线上压降(IR drop)对信号造成的影响。电路采用0.35μm 2P4M CMOS工艺进行设计,5V电源电压供电。当探测器输出信号变化范围为0~5mV时,读出电路仿真结果表明:动态输出范围2V,线性度99.68%,信号输出频率5MHz,功耗116mW。     

双色大面阵量子阱红外探测器读出电路设计

以双色量子阱640×512读出电路的设计为例阐述大面阵读出电路的设计要点,分模块详细说明了设计思路和具体电路结构,给出了电路仿真结果和实测结果,最后从电路、版图的角度分析了双波段大规格读出电路的一些设计要点。     

640×512焦平面读出电路设计

介绍了640×512电容反馈跨阻放大器(CTIA)型焦平面读出电路的设计,包含模拟电路与数字模块设计。分析了CTIA采样单元的设计,折中优化了采样单元的面积、噪声、增益等因素,同时优化了采样单元控制电路,最大限度地提高了对采样单元阵列的驱动能力;数字控制部分着重分析了对行选、列选、翻转读出、随机开窗、隔行扫描、多路选择输出等功能的实现方式。设计基于0.5μm DPTM工艺进行仿真验证,采样单元面积为25μm×25μm,工作频率为5MHz,芯片面积为18.1mm×17.4mm,输出摆幅大于2.5V,动态范围大于70dB。     

格雷码在焦平面CMOS读出电路中的应用

介绍了一种利用格雷码在焦平面CMOS读出电路中实现灵活读出方式,并且改善芯片整体性能的设计思想,采用的仿真设计工具是Cadence IC 5.0.在分析格雷码特征的基础上,利用格雷码的反射性和单步循环特性设计了一种不同于传统结构的新型读出电路,并给出了相应的仿真波形.该读出电路以较简单的结构实现了四种顺序的读出方式,同时降低了芯片功耗并提高了稳定性.     

一种高性能红外焦平面阵列读出电路

提出了一种快闪式红外焦平面阵列读出电路。采用改进的直接注入型单元电路,积分电容大小可选,能适应大范围的光背景条件,并且增加了图像变换(倒置/反转)功能。一款128×128阵列的读出电路已经基于标准0.5μmCMOS工艺实现,整体芯片的面积为8.0mm×8.5mm。实测结果表明,此读出电路具有良好的光电转换能力,同时具有功耗低、输出摆幅大、动态范围大等优点。     

Testing System Based on Virtual Instrument for Readout Circuit of Infrared Focal Plane Array

Readout integrated circuit（ROIC） is one of the most important components for hybrid-integrated infrared focal plane array（IRFPA）. And it should be tested to ensure the product yield before bonding. This paper presents an on-wafer testing system based on Labview for ROIC of IRFPA. The quantitative measurement can be conducted after determining whether there is row crosstalk or not in this system. This low-cost system has the benefits of easy expansion, upgrading, and flexibility, and it has been employed in the testing of several kinds of IRFPA ROICs to measure the parameters of saturated output voltage, nonuniformity, dark noise and dynamic range, etc.     

大规模IR ROIC中列读出级的低功耗设计

本文提出了一种大规模面阵型红外读出电路列读出级的低功耗设计.当读出频率为4MHz时,通过采用输出总线预置技术和stand-by低功耗策略,与主从两级放大的列读出级相比,功耗从8.16mW降低到了0.8mW,节省了大约90%的功耗.在输出总线预置的结构中,ROIC一共有四条输出总线,轮流驱动输出缓冲器进行读出.当一个输出总线被读出时,其他三条总线上的数据则在准备之中.当列选择信号到来时,输出总线上不再有大信号SR过程,而只有小信号的重新建立过程.因此在同等建立时间的条件下,可以减小CSA的带宽和功耗.     

Design of Diode Type Un-Cooled Infrared Focal Plane Array Readout Circuit

The diode infrared focal plane array uses the silicon diodes as a sensitive device for infrared signal measurement. By the infrared radiation, the infrared focal plane can produces small voltage signals. For the traditional readout circuit structures are designed to process current signals, they cannot be applied to it. In this paper,a new readout circuit for the diode un-cooled infrared focal plane array is developed. The principle of detector array signal readout and small signal amplification is given in detail. The readout circuit is designed and simulated by using the Central Semiconductor Manufacturing Corporation (CSMC) 0.5 μm complementary metal-oxide-semiconductor transistor (CMOS) technology library. Cadence Spectre simulation results show that the scheme can be applied to the CMOS readout integrated circuit (ROIC) with a larger array, such as 320×240 size array.     

一种高灵敏度大动态范围的红外焦平面异形读出电路的设计

针对短波红外焦平面探测器高灵敏度、大动态范围的发展需求,设计了一款新型的红外焦平面异形读出电路。传统的像元只使用一种输入级,难以兼顾高灵敏度和大动态范围,而在该设计中包含的组合像元使用了CTIA和大动态范围两种输入级,兼顾了其优点。具体布局为每2×2个CTIA输入级模块阵列中间,含有1个直接注入模式/对数模式可切换的大动态范围输入级模块。工作模式有两种,第一种为CTIA输入级模块和直接注入模式的大动态范围输入级模块同时工作;第二种为CTIA输入级模块和对数模式的大动态范围输入级模块同时工作。基于0.18μm 3.3V标准CMOS工艺,绘制了CTIA输入级阵列规模为320×256,像元中心距为15μm的异形电路像元阵列版图。仿真结果表明,异形电路像元通过小积分电容实现了高灵敏度,通过对数光响应输出实现了大动态范围。     

一种新型的相关焦平面CMOS读出电路

研究了一种新型相关双采样CTIA结构的焦平面读出电路,该电路采用光学调制器产生的信号来控制MOS管轮流导通,通过积分电容充放电,实现光电流转化为电压的过程.基于CSMC 0.6μmDPDM CMOS工艺的BSIM 3V3 spice模型,采用Spectre对电路进行了仿真验证.在5 V工作电源下,该读出方式在强背景应用中,不仅能有效地增加图像的动态范围和信噪比,而且也能提高输出电压摆幅、减小电路输出噪声.     

紫外焦平面探测器读出电路抗辐照加固设计

分析了MOS器件的辐照特性及辐照失效机理。基于Global Foundries 0.35μm CMOS工艺,设计了一款320×256抗辐照加固紫外焦平面读出电路。该电路数字部分MOS管采用环形栅和双环保护进行加固,并在读出电路表面交替生长了SiO2-Si3N4复合钝化层。对加固后的读出电路进行了γ辐照试验,并使用示波器实时监测读出电路的输出状态。对比加固前后的读出电路实时辐照状态表明,加固后的读出电路抗辐照性能得到了明显提高,其抗电离辐照总剂量由35krad(Si)提升至50krad(Si)。     

碲镉汞焦平面器件CMOS读出电路的发展

通过对近年来的部分文献资料进行归纳分析,介绍了碲镉汞焦平面器件CMOS读出电路(ROIC)的发展动态.讨论了读出电路的有关概念.列出了部分前放电路的单元结构,并分析了它们的工作特点.介绍了积分时间、积分电容以及多路传输等因素对读出电路设计的影响.     

用于非制冷红外焦平面阵列的高速缓冲器

提出了一种用于非制冷红外焦平面阵列读出电路的高速缓冲器。阐述了该缓冲器的工作原理,并给出具体设计方案。采用Global Foundries 0.35 μm混合模式CMOS工艺进行仿真,当负载电容为50 pF,负载电阻为100 kΩ,且输入信号为1.2~4.8 V时,缓冲器的输出带宽大于10 MHz,工作功耗为8.86 mW,表明该缓冲器具有大负载、超高速、大摆幅、高精度等特点。