SDRAM控制器的FPGA设计与实现

介绍了利用现场可编程门阵列(FPGA)实现同步动态随机存储器(SDRAM)控制器的方法,着重于FPGA具体实现过程中的一些常见问题.分析了设计中所用的SDRAM性能、特点,给出了其读写时序状态图,给出SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机.本设计采用甚高速集成电路硬件描述语言(VHDL)编程,直观而且占用资源较少,其基本设计原理对其他同类SDRAM也适用,对需要大容量存储器的应用是较经济的设计.     

基于DMA传输方式的SDRAM控制器的设计与实现

在简单介绍同步动态随机存储器（SDRAM）的基础上,提出了一种基于直接存储器读取（DMA）传输方式的SDRAM控制器,详细介绍了DMA控制器和SDRAM控制器的设计,并说明了其现场可编程门阵列（FPGA）实现后的性能。     

一种DDR SDRAM控制器设计

在分析DDR SDRAM基本操作原理的基础上,提出了一个基于FPGA的DDR SDRAM控制器的设计,实现了DDRSDRAM读写时序控制,并给出实现结果.     

基于FPGA的实时视频信号处理平台的设计

提出一种基于FPGA的实时视频信号处理平台的设计方法,该系统接收低帧率数字YCbCr视频信号,对接收的视频信号进行格式和彩色空间转换、像素和,利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高,最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现,采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。     

基于FPGA的支持切换Bank的SDRAM控制器设计

介绍了一种高效使用SDRAM的方法——切换BANK存取操作，并提出了一种基于FPGA的SDRAM控制器的设计方法，不仅支持对SDRAM进行普通的存取操作，而且还支持切换BANK存取操作。通过使用切换BANK存取操作，大大提高了SDRAM的使用效率，增大了数据吞吐量。     

基于FPGA的TFT-LCD控制器设计与实现

提出了一种基于FPGA的TFT-LCD控制器设计方案,通过片外增加显示存储器SDRAM,以及用于储存多种字库和图片的FLASH芯片,片内嵌入精简指令集和图形加速引擎的方法,增强在文字和图形控制上的灵活性.在系统模块层次划分的基础上,利用Verilog硬件描述语言对各模块进行描述和设计,并在Xilinx的XC3S500E上加以实现.测试结果表明,该系统可支持分辨率最大为800×600的TFT-LCD显示屏,刷新频率达到60 Hz,并支持图文混排显示等功能.     

基于页结构的视频数据交织读写控制器设计

提出一种基于页结构的专用读写控制器解决方案,将DVI接口的数字视频信号在SDRAM上进行连续或跳跃式快速页读写,并在FPGA上实现,解决了高速视频重组效率低的问题,实现了超大画幅图像的帧缓存和数据任意组包,可运用于LED全彩屏、组合液晶屏的控制系统中.     

基于FPGA和DDR的高效率矩阵转置方法

用可编程门阵列(FPGA)作为主处理芯片实现雷达信号处理时,大阶数矩阵转置经常由于双倍速率同步动态随机存储器(DDR)的跳行访问速率而成为系统处理速率的瓶颈。文中分析了DDR的读写机制,对DDR读写时间的组成进行了定量分析,提出了一种提高矩阵转置效率的分块式矩阵转置方法。该方法采用矩阵分块技术,使矩阵转置时DDR的读写速率得以均衡,从而提高DDR读写的平均效率。文中提供了矩阵转置效率的实验室实测数据,验证了该方法的有效性。该方法已在工程实践中得到了成功的应用。     

基于486CPU的SDRAM控制器的设计与实现

在分析嵌入式系统结构和SDRAM芯片结构的基础上，介绍一种基于Intel486兼容CPU的SDRAM控制器的设计方法和设计过程，并给出仿真结果和FPGA验证结果。     

高清视频解码中SDRAM控制器的实现

介绍SDRAM在HDTV（1920x1080）视频解码中的应用,提出了在HDTV视频解码系统中实现多模块共享存储单元的高效SDRAM控制器。通过优化控制器的状态机,读写地址合理映射,最终实现高速高效地完成实时视频解码。     

基于FPGA的SDRAM控制器的设计

在了解SDRAM的基本原理后,以硬件描述语言Verilog在Quartus II的软件中进行电路设计与仿真验证,实现了高速数据的缓存和传输。FPGA(即现场可编程逻辑门阵列)具有速度快、低成本、低功耗、调试简单等优点。该文介绍了一种基于FPGA的SDRAM控制器各模块的详细设计和实现过程,该控制器设计灵活、工作稳定可靠、成本低廉,可以实现SDRAM的方便控制。     

基于FPGA的SDRAM控制器设计

介绍了SDRAM的结构和控制时序特点，以及基于FPGA的SDRAM控制嚣设计的关键技术，并引入仲裁机制，从而实现了快速高效地控制SDRAM。     

引信体目标视频回波模拟器SDRAM控制器的FPGA设计

针对引信体目标视频回波模拟器中高速大数据量传输、下载和存储的需要,提出了用现场可编程门阵列(FPGA)设计SDRAM控制器的方案和方法.该控制器与常规SDRAM控制器不同,它以长度120个字为一组进行突发(Burst)的读写,内部操作也不同于整页的读、写操作机制,而是采用了内部计数器到固定周期数给出截断(Terminate)和预充电(Precharge)命令的一种操作方式.经验证,该控制器在片工作频率可达100MHz,满足了引信体目标视频回波模拟系统对引信与目标的相对运动参数预先产生回波数据的高速大数据量下载的要求.     

基于FPGA的SDRAM控制器设计

SDRAM是一种大容量、高速度的动态存储器，在电子设计领域应用很广泛。本文介绍了在雷达光栅显示系统中，应用SDRAM作为视频存储器时，采用FPGA实现控制电路的过程．     

基于FPGA的SDRAM读写双口控制器设计

在研究了SDRAM工作特性的基础上,提出了利用FPGA将单片SDRAM作为乒乓RAM的双口接口设计。采用ALTERA公司的EP1C6Q240C8和HYNIX的HY57V161610DTC-8，将FPGA作为主控制器，并在其中配置两块删分别作为SDRAM的输入、输出缓冲区。前者接收外设慢速数据流，经处理后写入到SDRAM，后者读取SDRAM中数据,为外围高速设备提供高速数据流。高速数据流按自定义数据包间续发送，在此问隔中执行慢速数据流写入SDRAM和自动刷新SDRAM的操作。     

基于FPGA的DDR3 SDRAM控制器设计及实现

DDR3 SDRAM是第三代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用。文中介绍了DDR3的特点和操作原理,以及利用MIG软件工具在Virtex-6系列FPGA中实现DDR3 SDRAM控制器的设计方法,并进行硬件测试。验证了DDS3控制器的可行性,其工作稳定、占用资源少、可植性强等。     

一种基于FPGA的DDR SDRAM控制器的设计

对DDR SDRAM的基本工作特性以及时序进行了分析与研究,基于FPGA提出了一种通用的DDR SDRAM控制器设计方案。在Modelsim上通过了软件功能仿真,并在FPGA芯片上完成了硬件验证。结果表明,该控制器能够较好地完成DDR SDRAM的读写控制,具有读写效率较高、接口电路简单的特点。     

基于FPGA的高分辨率VGA显示控制器的设计

基于Xilinx公司的Spartan-IIE系列FPGAXC2S300E-6-PQ208C完成了一种高分辨率VGA显示控制器的设计,该控制器以两个SDRAM作为帧缓存,并通过色空间转换,将输入帧频为7.5HZ、分辨率为1024768的YCbCr(4:2:2)图像信号转换成帧频为60HZ的标准XGA格式信号。整个设计采用VHDL语言描述,经过逻辑优化,该显示控制器有着比同类控制器占用资源少、时钟延迟小等优点。