共查询到10条相似文献,搜索用时 15 毫秒
1.
文章介绍了一种标准单元版图综合工具(cell layout synthesis system),这是一种完全自动化的EDA工具,它能根据输入单元电路网表和设计规则及单元库高度等参数自动生成符合设计要求且满足设计规则的单元版图。系统采用了改进的布图模式,得出了面积和电性能更加优化的单元版图。文中介绍了系统的设计流程,分析了系统采用的核心布局布线算法,以及在算法实现过程中为适应单元版图的特点和提高效率 相似文献
2.
本文针对Aether原理图驱动版图工具中的器件匹配功能的原理与机制予以论述。本文首先探讨当前深亚微米工艺下进行器件失配的由来;其次描述了器件匹配的原理;最后针对设计工艺中不同的器件类型晶体管(MOS)、电阻(Resistor)等进行匹配实现,并基于Aether原理图驱动版图工具给出该功能实现的实际效果图,提出了产品化过程中注意到一些问题。市场实践表明,该功能在版图设计过程中能够帮助版图工程师快速完成匹配器件的版图生成,从而极大提高了版图工程师的设计效率。 相似文献
3.
FFT芯片在Astro工具中版图设计一旦完成,必须进行设计规则检查以确保版图设计的正确性。违反规则的版图设计将成为电路生产的隐患,因此,必须在sign-off之前检查出并改正。介绍了如何使用Mentor公司Calibre工具对Astro工具导出FFT芯片的GDSⅡ文件进行设计规则检查、天线规则检查、电学规则检查和版图与电路图一致性检查,并对检查中出现的问题提出相应的解决办法。 相似文献
4.
着眼于设计器件的要求,从CAD技术的开发环境入手,采用全定制的设计方法和分层设计的概念,较方便地达到了光电器件版图设计的基本要求。 相似文献
5.
6.
7.
基于ILT的版图自动层次构造算法 总被引:2,自引:2,他引:0
在超大规模集成电路设计中,随着版图规模的急速增大,采用层次(hierarchieal)版图验证的方法成为提高计算效率的关键。版图中存在大量重复单元的阵列,单元边界问题处理策略的选择.是决定版图层次验证工具效率的一个关键。文章采用了基于版图倒序树(ILT)的自动构造皈图层次的算法,使扁平的版图形成多个层次,利用新增单元版图规模的压缩达到加速处理边界问题的效果,提高了版图层次验证工具的效率。 相似文献
8.
电子产品面板控制芯片的物理验证 总被引:1,自引:1,他引:0
电子产品面板控制芯片在Astro工具中完成版图设计后,输出的GDS文件必须采用专门的物理验证工具进行设计规则检查和版图与原理图一致性检查以确保版图设计的正确性。违反检查规则的版图将成为芯片生产的隐患,因此必须在掩模版产生之前将其改正。介绍如何使用物理验证工具Dracula对Astro工具导出电子产品面板控制芯片的GDS格式文件进行设计规则检查和版图与电路图一致性检查,并对检查中碰到的问题提出具体的解决办法。 相似文献
9.
针对在FPGA芯片中的应用特点,设计了一种边界扫描电路,应用于自行设计的FPGA新结构之中。该电路侧重于电路板级测试功能的实现,兼顾芯片功能的测试;同时,加入了器件编程功能。在电路设计中采用单触发器链寄存器技术,节省芯片面积。版图设计采用0.6μm标准CMOS工艺,并实际嵌入FPGA芯片中进行流片。该电路可实现测试、编程功能,并符合IEEE1149.1边界扫描标准的规定,测试结果达到设计要求。 相似文献