基于薄埋氧层及三顶层硅的SOI高压LDMOS研究

详细研究了一种基于薄埋氧层及三层顶层硅衬底(Triple-Layer Top Silicon,TLTS)的SOI高压LDMOS器件。该结构在SOI介质层上界面的顶层硅内引入一高浓度n⁺层,当器件处于反向阻断状态时,高浓度n⁺区部分耗尽,漏端界面处已耗尽n⁺层内的高浓度电离施主正电荷可增强介质层电场,所产生的附加电场将调制漂移区内的电场,防止器件在漏端界面处被提前击穿,从而可在较薄的埋氧层(BOX)上获得较高耐压。在0.4 μm BOX上获得了624 V的耐压。与几种SOI器件相比,所提出的TLTS LDMOS器件具有较高优值(FOM)。     

基于薄埋氧层及三顶层硅的SOI高压LDMOS研究

详细研究了一种基于薄埋氧层及三层顶层硅衬底(Triple-Layer Top Silicon,TLTS)的SOI高压LDMOS器件。该结构在SOI介质层上界面的顶层硅内引入一高浓度n+层,当器件处于反向阻断状态时,高浓度n+区部分耗尽,漏端界面处已耗尽n+层内的高浓度电离施主正电荷可增强介质层电场,所产生的附加电场将调制漂移区内的电场,防止器件在漏端界面处被提前击穿,从而可在较薄的埋氧层(BOX)上获得较高耐压。在0.4μm BOX上获得了624V的耐压。与几种SOI器件相比,所提出的TLTS LDMOS器件具有较高优值(FOM)。     

阶梯分布埋氧层固定电荷SOI高压器件新结构和耐压模型

提出了具有阶梯分布埋氧层固定电荷(SBOC)SOI新型高压器件,并借助求解多区二维泊松方程建立其击穿电压模型,对阶梯数 n 从0到∞时的器件击穿特性进行了研究.结果表明,该结构突破常规SOI结构纵向耐压极限,使埋氧层电场从常规75V/μm提高到500V/μm以上;同时得到均匀的表面电场分布,缓解了器件尺寸和击穿电压之间的矛盾,因此SBOC结构是一种改善SOI耐压的良好结构.     

阶梯分布埋氧层固定电荷SOI高压器件新结构和耐压模型

提出了具有阶梯分布埋氧层固定电荷(SBOC)SOI新型高压器件,并借助求解多区二维泊松方程建立其击穿电压模型,对阶梯数n从0到∞时的器件击穿特性进行了研究.结果表明,该结构突破常规SOI结构纵向耐压极限,使埋氧层电场从常规75V/μm提高到500V/μm以上;同时得到均匀的表面电场分布,缓解了器件尺寸和击穿电压之间的矛盾,因此SBOC结构是一种改善SOI耐压的良好结构.     

界面电荷耐压模型:SOI高压器件纵向耐压新理论

基于求解二维Po isson方程,分析了具有埋氧层界面电荷的SO I结构纵向击穿特性,提出了界面电荷耐压模型。该模型通过埋氧层界面电荷来调制硅层和埋氧层电场,获得极高击穿电压。进一步提出临界界面电荷面密度概念,给出其工程化应用的近似公式。并对文献中的不同结构SO I器件的纵向耐压进行计算。解析结果和试验结果或M ED IC I仿真结果吻合良好。     

薄膜SOI上大于600 V LDMOS器件的研制

针对600 V以上SOI高压器件的研制需要,分析了SOI高压器件在纵向和横向上的耐压原理。通过比较提出薄膜SOI上实现高击穿电压方案,并通过仿真预言其可行性。在埋氧层为3μm,顶层硅为1.5μm的注氧键合(Simbond)SOI衬底上开发了与CMOS工艺兼容的制备流程。为实现均一的横向电场,设计了具有线性渐变掺杂60μm漂移区的LDMOS结构。为提高纵向耐压,利用场氧技术对硅膜进行了进一步减薄。流片实验的测试结果表明,器件关态击穿电压可达600 V以上(实测832 V),开态特性正常,阈值电压提取为1.9 V,计算开态电阻为50Ω.mm2。     

双面阶梯埋氧型SOI结构的耐压分析

在单面阶梯埋氧型SOI结构的基础上,提出了一种双面阶梯埋氧SOI新结构.双面阶梯的电荷积累作用使其纵向电场突破了传统上受界面电荷为零限制的3倍关系,埋氧层的电场可以高达200V/μm;而且双面阶梯对表面电场的调制作用使其表面电场达到近乎理想的均匀分布.借助二维MEDICI数值分析软件,验证了此结构具有同时优化横向SOI基高压器件横、纵向电场,提高击穿电压的优点.     

可变低k介质层SOI LDMOS高压器件的耐压特性

提出了一种可变低k(相对介电常数)介质层(variable low k dielectric layer,VLkD)SOI高压器件新结构,该结构的埋层由可变k的不同介质组成.基于电位移连续性原理,利用低k提高埋层纵向电场和器件纵向耐压,并在此基础上提出SOI的介质场增强原理.基于不同k的埋层对表面电场的调制作用,使器件横向耐压提高,并给出VLkD SOI的RESURF判据.借助2D器件仿真研究了击穿特性与VLkD SOI器件结构参数之间的关系.结果表明,对kIL=2,kIH=3.9,漂移区厚2μm,埋层厚1μm的VLkD器件,埋层电场和器件耐压分别达248V/μm和295V,比相同厚度的常规SOI器件的埋层电场和耐压分别提高了93%和64%.     

可变低k介质层SOI LDMOS高压器件的耐压特性

提出了一种可变低κ（相对介电常数）介质层（variable low κ dielectric layer，VLkD）SOI高压器件新结构，该结构的埋层由可变κ的不同介质组成。基于电位移连续性原理，利用低κ提高埋层纵向电场和器件纵向耐压，并在此基础上提出SOI的介质场增强原理，基于不同κ的埋层对表面电场的调制作用，使器件横向耐压提高，并给出VLkD SOI的RESURF判据，借助2D器件仿真研究了击穿特性与VLkD SOI器件结构参数之间的关系，结果表明，对κμ=2，κIH=3．9，漂移区厚2μm，埋层厚1μm的VLkD器件，埋层电场和器件耐压分别达248V／μm和295V，比相同厚度的常规SOI器件的埋层电场和耐压分别提高了93％和64％。     

薄硅层阶梯埋氧PSOI高压器件新结构

基于介质电场增强ENDIF理论,提出了一种薄硅层阶梯埋氧型部分SOI(SBPSOI)高压器件结构。埋氧层阶梯处所引入的电荷不仅增强了埋层介质电场,而且对有源层中的电场进行调制,使电场优化分布,两者均提高器件的击穿电压。详细分析器件耐压与相关结构参数的关系,在埋氧层为2μm,耐压层为0.5μm时,其埋氧层电场提高到常规结构的1.5倍,击穿电压提高53.5%。同时,由于源极下硅窗口缓解SOI器件自热效应,使得在栅电压15V,漏电压30V时器件表面最高温度较常规SOI降低了34.76K。     

新型图形化三埋层SOI LDMOS高压器件

提出了一种新型图形化三埋层SOI LDMOS高压器件结构,利用阶梯埋层和埋层1窗口将大量空穴束缚于埋层1和埋层2的上表面,提高了两者的纵向电场,并将器件的耐压从常规结构的470V提高到了805V。因为埋层2的厚度和介电常数对器件耐压无影响,所以埋层2可选取较薄且热导率较高的绝缘材料,埋层2采用热导率为40 W/(m·K)的绝缘介质比采用SiO2最高结温降低了12K。新型器件结构达到兼顾提高耐压和降低自热效应的效果。     

具有非平面埋氧层的新型SOI材料的制备

提出一种基于SDB技术的非平面埋氧层SOI材料制备方法.其关键技术包括:通过干法刻蚀、高压氧化和淀积二氧化硅获得高质量非平面埋氧层;通过化学气相淀积多晶硅来形成键合缓冲层,并运用回刻光刻胶和化学机械抛光来实现键合面的局部和全局平坦化;通过室温真空贴合、中温预键合和高温加固键合来进行有源片和衬底片的牢固键合.基于该技术研制了有源层厚度为21μm、埋氧层厚度为0.943μm、顶面槽和底面槽槽高均为0.9μm的具有双面绝缘槽结构的非平面埋氧层新型SOI材料.测试结果表明该材料具有结合强度高、界面质量好、电学性能优良等优点.     

具有非平面埋氧层的新型SOI材料的制备

提出一种基于SDB技术的非平面埋氧层SOI材料制备方法.其关键技术包括:通过干法刻蚀、高压氧化和淀积二氧化硅获得高质量非平面埋氧层;通过化学气相淀积多晶硅来形成键合缓冲层,并运用回刻光刻胶和化学机械抛光来实现键合面的局部和全局平坦化;通过室温真空贴合、中温预键合和高温加固键合来进行有源片和衬底片的牢固键合.基于该技术研制了有源层厚度为21μm、埋氧层厚度为0.943μm、顶面槽和底面槽槽高均为0.9μm的具有双面绝缘槽结构的非平面埋氧层新型SOI材料.测试结果表明该材料具有结合强度高、界面质量好、电学性能优良等优点.     

埋部分P+层背栅SOI高压器件新结构

提出了一种埋部分P+层的背栅SOI(Buried Partial P+ layer SOI,BPP+SOI)高压器件新结构.部分P+层的引入不仅有效地增强了源端埋氧层电场,而且还降低了源端PN结表面电场,使器件击穿电压随背栅压的增加而大幅增加,比导通电阻也显著降低.仿真结果表明,在漂移区长度为150μm,背栅压为650V时,BPP+SOI的耐压较常规结构提高了84.9%;在漂移区为120μm,耐压相同的情况下,BPP+SOI的比导通电阻较常规结构降低了31%.     

用于200V电平位移电路的薄层SOI高压LDMOS

文章基于1.5μm厚顶层硅SOI材料,设计了用于200 V电平位移电路的高压LDMOS,包括薄栅氧nLDMOS和厚栅氧pLDMOS。薄栅氧nLDMOS和厚栅氧pLDMOS都采用多阶场板以提高器件耐压,厚栅氧pLDMOS采用场注技术形成源端补充注入,避免了器件发生背栅穿通。文中分析了漂移区长度、注入剂量和场板对器件耐压的影响。实验表明,薄栅氧nLDMOS和厚栅氧pLDMOS耐压分别达到344 V和340 V。采用文中设计的高压器件,成功研制出200 V高压电平位移电路。     

可变低k介质层SOI LDMOS高压器件的耐压特性

提出了一种可变低k(相对介电常数)介质层(variable low k dielectric layer,VLkD)SOI高压器件新结构,该结构的埋层由可变k的不同介质组成.基于电位移连续性原理,利用低k提高埋层纵向电场和器件纵向耐压,并在此基础上提出SOI的介质场增强原理.基于不同k的埋层对表面电场的调制作用,使器件横向耐压提高,并给出VLkD SOI的RESURF判据.借助2D器件仿真研究了击穿特性与VLkD SOI器件结构参数之间的关系.结果表明,对kIL=2,kIH=3.9,漂移区厚2μm,埋层厚1μm的VLkD器件,埋层电场和器件耐压分别达248V/μm和295V,比相同厚度的常规SOI器件的埋层电场和耐压分别提高了93%和64%.     

两级非平衡超结SOI LDMOS高压器件

针对SOI功率集成电路,提出一种具有两级非平衡超结的SOI LDMOS高压器件。新结构通过调节超结的掺杂浓度,在漂移区形成两级超结结构。在器件反向耐压时,源端的超结n区被快速耗尽,过剩的p型电荷可以降低源端的峰值电场,同时提高漂移区中部的电场;而漏端的超结p区被快速耗尽,过剩的n区与n型外延层共同提供补偿电荷,这种阶梯分布的电荷补偿进一步优化了横向电场分布。这种两级非平衡超结结构缓解了横向超结器件中的衬底辅助耗尽效应,可提高器件的耐压。三维器件仿真结果表明,在漂移区长度为15 μm时,该器件的耐压达到300 V,较常规的超结器件和具有缓冲层的超结器件分别提高122%和23%。     

全耗尽型浮空埋层LDMOS的耐压特性

提出了一种新的全耗尽型浮空埋层LDMOS(FB-LDMOS)结构.全耗尽n型埋层在器件的体内产生新的电场,该电场调制了漂移区电场,使得在降低漂移区漏端电场的同时提高了源侧和中部电场REBULF效应.分析了埋层的浓度、厚度、长度等对器件击穿电压的影响.借助二维仿真软件MEDICI,该新结构的击穿电压由传统LDMOS的585.8V提高到886.9V,提高了51.4%.