基于FPGA的简易数字存储示波器

介绍了一种基于flash构架的FPGA简易数字存储示波器设计,硬件上采用Fusion系列的FPGA作为核心器件。该FPGA简易数字存储示波器系统内部使用了很多AFS600芯片,利用其强大的信号处理功能,实现数据实时采集。在上位机中,使用的是Visual C＋＋6.0中的MFC编程框架,本系统在此基础上建立了Windows下的应用程序,实现外部电压信号的波形显示。整机测试表明,系统各功能正常,整个系统集成度高,体积小,可靠性高,易于程控,使用灵活。     

简易数字存储示波器电子综合实验项目设计

设计了一个电子综合实验项目简易存储示波器,让学生利用低频,数字电路、单片机技术、EDA技术等相关专业技能,完成方案设计,电路制作、直到最后的调试验收整个项目开发过程。培养学生应用已学的专业基础知识,进行项目设计和开发的能力。     

基于单片机和FPGA的简易数字存储示波器设计

提出一种基于单片机和FPGA的简易数字存储示波器设计.通过高速A/D转换器AD9220实时采样输入信号,实现波形的实时采样、分析、存储和显示,同时给出了具体电路设计实现方法,通过运行数据采集程序及处理程序,表明该系统工作稳定可靠.     

如何选择示波器——模拟示波器还是数字存储示波器？

最常用的通用电子测试仪器有两大类，一是万用表（主要是数字万用表），二是示波器。万用表可以给出被测信号的数值，如电压、电流值等；而示波器给出的是被测信号（主要是电压）的波形。在数字存储示波器（ＤｉｓｉｔａｌＳｔｏｒａｇｅＯｓｃｉｌｌｏｓｃｏｐｅ，以下称ＤＳＯ）问世以前，如何选择示波器并不复杂，ＤＳＯ的出现给示波器带来一次革命。它的很多功能如瞬变信号的捕捉，波形的存储等都是模拟示波器很难实现或不可能实现的。但是，ＤＳＯ的结构比模拟示波器复杂，同时又引入很多新的名词和概念．加之各ＤＳＯ的制造商使用的名…     

基于等效和实时采样的数字示波器设计

基于数字示波器的基本原理,以单片机和FPGA组成的最小系统为控制核心,实现了普通示波器对被测信号的采样、存储与回放,并且增加了等效采样和采样保持功能,极大地提高了系统的测量范围.该系统具有实时采样和等效采样两种方式,以不大于1 Ms/s的A/D转换实现200 MS/s的等效采样率对输入1 Hz～10 MHz,Vp-P为2 mV～8 V的信号进行采样处理,并能进行单次触发,自动和存储,榆出波形.     

基于等效和实时采样的数字示波器设计

基于数字示波器的基本原理,以单片机和FPGA组成的最小系统为控制核心,实现了普通示波器对被测信号的采样、存储与回放,并且增加了等效采样和采样保持功能,极大地提高了系统的测量范围。该系统具有实时采样和等效采样两种方式,以不大于1Ms／s的A／D转换实现200MS／s的等效采样率对输入1Hz-10MHz,yp-p为2mV-8V的信号进行采样处理,并能进行单次触发,自动和存储／输出波形。     

数字存储示波器中新技术的一些应用

目前示波器有模拟示波器和数字示波器两种,过去一般采用模拟示波器,它具有无限的分辨力、实时显示、面板控制直观和成本低等优点,但同时也有一些不足,如低扫速时出现闪烁、较快扫速时出现淡化、不能预触发、不能观察单次信号和频带不宽.数字存储示波器性能正好与之相反,特别是其具有的强大处理功能,便于信号的特殊测量和后期处理.值得一提的是现在出现了一种将模拟和数字     

新型数字存储示波器的应用

本文通过对数字存储示波器在峰值检测。毛刺触发等方面实际应用的论述，展示了数字存储示波器的一些新功能，使其更好的为科技攻关服务。     

宽带数字存储示波器校准方法探讨

示波器市场正在向着宽带和数字存储示波器方向发展。随着新型一体化示波器校准仪的出现,示波器的校准工作变得容易起来。本文通过讨论宽带存储示波器的特点及各项校准指标,提出了用5800A校准宽带存储数字示波器（DSO）的方案。     

基于FPGA的示波器图文显示

介绍了以FPGA芯片作为控制器,结合示波器显示原理,实现以FPGA控制在示波器上完成数字、英文字符以及图象等的可调显示。该设计有很强的灵活性,同时体现了FPGA的高速、高精度、高稳定的特点,经测试该系统可以将相应的图形文字清晰的显示出来。     

基于CPLD的数字存储示波器

与传统的模拟示波器相比，数字存储示波器具有能够显示非周期波形、存储波形、携带方便等优势，其应用日益广泛。本文详细介绍了一种以单片机和可编程逻辑器件为控制核心的设计方案，并分析了该方案的优缺点，同时给出了硬件和软件设计的结构及思路。     

基于FPGA的数字视频多窗口内存地址生成器设计

通过变更地址计数器输出值到内存地址的映射关系,以最小的逻辑资源在单时钟周期内实现了数字视频处理中所需的内存地址偏移与跳变计算。阐述了该方法在数字视频并行处理中的基本应用、基本的设计与分析思路,以视频处理中常用到的逐行、逐列扫描方式为实例,介绍了行向窗口分布、列向窗口分布以及混合窗口分布的地址复换器的FPGA逻辑设计和仿真结果,并给出了地址映射变换关系的数学表达式。以基于FPGA的视频传输系统为实例,描述了多种地址生成器的设计方法与具体应用形式。     

基于FPGA的FIR数字滤波器的设计

提出了一种采用现场可编程门阵列器件(FPGA)设计FIR数字滤波器的方案,利用MATLAB软件对滤波器的系数量化进行了计算和仿真,对用VHDL语言描述的滤波器进行综合和仿真,结果能够达到设计要求.     

基于FPGA的直接数字频率合成器的实现

由于直接数字频率合成器(DDS)具有其它频率合成器无法比拟的优势而受到青睐。介绍了DDS的基本原理和特点，以及利用现场可编程门阵列(FPGA)实现DDS的过程，给出了基于MATLAB仿真语言的波形仿真结果，利用FPGA器件设计DDS，大大地简化了电路设计过程，缩短了调试时间，提高了可靠性，FPGA的可编程性为修改、添加和优化DDS的功能提供了方便。     

基于FPGA的高效数字下变频设计

介绍了一种高效数字下变频的实现方法,重点介绍采用坐标转换数字计算机（CORDIC）在实现NCO的同时也完成了混频器功能。改进了滤波器组结构,在减少资源消耗的同时,实现了数字下变频功能。通过ISE和Modelsim仿真实验证明,该方案正确,且有效节省硬件资源,在短波电台的应用中取得了较好的效果。     

基于FPGA的数字频率计的设计

用硬件描述语言VHDL对频率计系统进行设计,此程序在EDA软件平台Max+plus Ⅱ上编译仿真后,制作出其硬件电路板,再将程序下载到FPGA模块中实现.硬件设计中只需一个下载芯片EP2C5,剩余皆是输入输出部分.包括时钟和数码管驱动以及发光二极管,大大地简化了电路结构的复杂性,又提高了电路的稳定性.     

基于FPGA的DDR内存条的控制

随着数据存储量的日益加大以及存储速度的加快,大容量的高速存储变得越来越重要。内存条既能满足大容量的存储又能满足读写速度快的要求,这样使得对内存条控制的应用越来越广泛。首先介绍了内存条的工作原理,内存条电路设计的注意事项,以及如何使用FPGA实现对DDR内存条的控制,最后给出控制的仿真波形。     

基于FPGA的数字电压表的设计

采用EDA(电子设计自动化)技术和FPGA(现场可编程门阵列)芯片设计数字电压表。整个设计采用VHDL,由ADC0809转换控制模块、数据转换模块、译码模块组成。并在MAX PLUSⅡ下进行软件编程实现正确的工作时序后,将编译结果下载到FPGA芯片上生成SoC(片上系统)。     

基于FPGA芯片的数字频率计设计

介绍了一种利用EDA技术设计的数字频率计。目前流行的EDA软件平台是美国Altera公司的Max＋P1usⅡ可编程逻辑器件开发系统。本文采用自顶向下的设计方法，对数字频率计的核心——十进制计数器和测频控制信号发生器进行设计，其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件（FPGA）芯片上。该方法改变了以往数字电路小规模多器件组合的设计，而且设计周期短，内部电路模块具有可移植等特点。与用其他方法做成的频率计相比，其体积更小、性能更可靠。