用FPGA实现异步信号和同步信号的复接

本文介绍了用FPGA实现异步信号与同步信号进行数字复接的一种方法。计算机串口通信采用起止式异步通信的方式，电话信号则是周期采样信号。将两类信号进行数据存储和插码后码速调整，然后高速传输发给接收端进行分离。从而扩大了传输容量。     

数字微波设备中的帧复接方式

本文主要介绍数字微波帧复接概念、种类、构成及应用，并对异步复接中的正码速调整进行了原理性分析。     

多速率码流同步复接方案设计与实现

采用正／0／负码速调整方法,设计了一种多速率码流同步复接的帧结构方案,并对其相关性能及复接／分接的实现方法进行了详细介绍。     

基于FPGA的数字复接系统帧同步器设计与实现

介绍了应用FPGA技术进行帧同步器设计的实现原理、系统框图及设计中需要注意的问题，给出了用VHDL描述的几个模块的源代码。     

用FPGA实现具有多种数据接口的复分接器

为了提高数据传输设备的传输速率，扩大系统的传输容量，本文设计了一种将两路异步数据、两路话音数据和一路同步数据复接为一路复合数据信号，并在接收端再分离成各个分路信号的复分接器，该复分接器可以满足多种功能需求，有很好的应用前景。     

基于FPGA的帧同步数字复接系统设计

论文提出了一种基于FPGA的同步帧数字复接器的设计方法,并详细介绍了该系统的实现方案,仿真结果证明,该方法有效保证了图像数据的完整性,提高了数据交换能力。     

一种新的复接技术

对复接技术进行了研究,提出了一种新的复接技术。与最通用的码速调整等准同步复接技术相比,该技术提出了一种新的码速恢复方案。     

全数字化PDH复接系统的设计

为了便于ＰＤＨ复接系统的集成和设备的小型化，以及改善系统的性能，本文介绍了复接系统的几个主要部分（定时提取，码速调整，收端支路时钟恢复等）的数字化实现方法，还介绍了采用这些数字化方法的多功能复接专用集成电路－ＭＸＺＷ６８２３１。     

一种用于FSO系统中的数据复接方法

提出了一种适用于自由空间光通信FSO(Free Space Optical)系统的以太网数据、视频数据复接方案.该方案充分利用了数字复接对于扩大传输容量和提高信道利用效率的能力,以及FSO技术传输方式具有高带宽、部署迅速、成本低廉的优势.仿真表明该方案能够较好的实现在FSO上传输各类数据信号.     

基于话带的数据语音复接软件研究

介绍了一种以DSP为核心的数据语音复接器的复接软件设计,重点阐述了信令系统的设计、帧结构和数据语音的复接/分接实现。     

快速双正弦信号频率估计的FPGA实现

讨论了基于FFT技术的两种快速估计双正弦信号频率算法,分析了它们的原理,给出了用FPGA实现的流程图。最后通过FPGA的硬件时序仿真,验证了频谱重心法的有效性。     

构建有线电视系统宽带多业务数据网

Internet的爆炸性增长促进了数据网络的迅猛发展,使得原有的电信网络、计算机网络以及有线电视网络的界限被迅速打破,各种网络和业务互相渗透、互相融合,越来越多的公司进入了电信运营的竞争行列.有线电视系统就是强有力的竞争者之一.     

LZW改进压缩算法的FPGA实现

随着实时监控系统的发展,大容量高速数据采集与传输技术不断取得新的进展,针对当前数据传输采用硬件实现速度快,但难以进行数据处理,而软件能实现很多算法但处理速度稍显逊色的不足,采用了LZW压缩算法及其改进算法,并将该算法在可编程逻辑器件FPGA上进行了实现,通过仿真,验证了设计的正确性,提高了数据传输速度。     

一种改进MUSIC算法的FPGA实现

MUSIC[1]算法具有很高的分辨力、估计精度及稳定性,但是由于需要对采样协方差矩阵进行特征分解,运算量巨大,难以利用FPGA实时实现。通过对等距线阵特点及MUSIC算法的研究,发现可以利用局部协方差矩阵构造信号子空间,进一步得到噪声子空间进行谱峰搜索,从而大大降低了算法的复杂度,计算机仿真验证了该算法的有效性。利用FPGA对该算法进行了硬件实现,测试的估计精度和实时性良好,对工程应用具有重要的指导意义。     

基带成形滤波器的FPGA实现

针对数字化基带成形滤波的信号处理特点,将截短的基带波形进行二维分解,得到成形滤波器的多相结构。通过对多相结构的分析,给出了一种较为精简实用的基于滤波器系数查询表模式的FPGA实现结构,该结构具有实现简单、占用资源少等特点。仿真结果表明,该结构完全可以达到实际应用的要求。     

直接数字频率合成器的PFGA实现

系统采用Xilinx公司生产的型号为XC3S200的FPGA芯片和Maxim公司、生产的型号为MAX5885的专用D／A芯片,利用直接数字频率合成技术,通过Xilinx公司的ISE9．2开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计。可得到相位连续、频率可变的信号。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

FPGA实现的直接数字频率合成器

描述了直接数字频率合成器（DDS）的原理和特点，并给出了用FPGA实现DDS的方法及仿真结果。     

基于FPGA的高速高斯随机数发生器

设计了一个基于FPGA的高速、高性能的高斯随机数发生器。首先简要介绍了以前的一些算法并指出其不足之处。然后阐明了本文的算法：对均匀随机数进行高效的变换以生成非常接近高斯分布的随机数,再依据中心极限定理把两个上述随机数相加得到高斯随机数。算法所需的运算只有RAM的读操作与乘法、加法运算。分析了算法的性能并与其他算法做了对比,证明了本文算法的高效性。最后给出了FPGA实现的系统结构,并分析了所需的硬件资源。     

一种高速直接数字频率合成器及其FPGA实现

介绍了一种用于QAM调制和解调的直接数字频率合成器,该电路同时输出10位正弦和余弦两种波形,系统时钟频率为50MHz,信号的谐波小于－72dB。输出信号的范围为DC到25MHz,信号频率步长为0．0116Hz,相应的转换速度为20ns,建立时间延迟为4个时种。直接数字合成器（DDFS）采用一种有效查找表的方式生成正弦函数,为了降低ROM的大小,采用了1／8正弦波形函数压缩算法。直接数字频率合成器的数字部分由Xilinx FPGA实现,最后通过数模转换器输出。