基于FPGA的无线传感器网络SoC验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。针对8位无线传感器网络SoC的设计要求,提出了一种高度集成化的FPGA功能验证平台。描述了以FPGA为核心的SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。该验证平台结构简单,扩展灵活,提高了功能验证的效率和自动程度,缩短了开发周期,保证了SOC设计的可靠性。     

PROFIBUS总线数据无线传输模块的设计

为了解决PROFIBUS现场总线中通信电缆带来的不便,将Zigbee无线通信技术引入到PROFIBUS总线中,实现数据的无线传输。本文分析了ZigBee技术与PROFIBUS总线技术的几种集成方式,提出了采用无线中继法实现PROFIBUS总线数据通过无线传输模块在整个系统网络中的无线传输,围绕硬件设计和软件设计两方面详细论述了无线传输模块的电路结构和软件配置。经测试表明,数据无线传输准确无误,最大传输速率为187.5kbit/s。     

基于PIC单片机的无线遥控开关系统的设计

基于DSPIC4011单片机和SPI总线,提出了一种实用的无线遥控开关系统的设计,包含系统的整体架构,核心硬件设计和软件设计。创新性地提出强弱电隔离的必要性以及UCOS-II操作系统在DSPIC4011单片机上的移植。最后,通过实验验证了电路设计的可行性,从而实现一套通用性较强的无线遥控开关系统。     

一种基于JTAG的SoC片上调试系统的设计

基于SoC的硬件设计,提出了一种基于JTAG的SoC3片上调试系统的设计方法.该调试系统可设置多种工作模式,含有CPU核扫描链和片上总线扫描链.能硬件实现调试启动与停止、断点设置、单步执行及存储访问等调试功能.对外围IP模块调试诊断时,可绕开CPU核,通过片上总线扫描链直接进行读写访问.该调试系统对其他SoC的设计具有一定的参考价值.     

无线mesh网的跨层设计及其应用

根据无线mesh网跨层设计的基本原理,分析了跨层设计系统中各模块的功能和各种需要考虑的因素。提出一种综合了无线mesh网高效的状态信息交换方法和先进路由算法的跨层设计实现方案,可根据网络当前链路状态、拥塞情况和能量等因素,合理选择传输路径。同时还给出了该方法在电网高压输电监控系统中的应用实例。仿真和实验表明所提方案在实际应用时在强壮性、吞吐量和时延等方面都有良好的性能。     

SoC无线温度采集系统的设计与实现

本文提出一种无线温度实时遥测和监控的解决方案,采用低功耗、高性能单片机及单总线数字式测温器件DS18B20构成测温系统,并通过SoC无线发送、接收测量值。该系统具有越限报警功能,并能在收发端的单片机数码管和PC机上同时显示测量结果。     

SoC无线温度采集系统的设计与实现

本文提出一种无线温度实时遥涮及监控的解决方案,该系统采用低功耗、高性能单片机及单总线数字式测温无线发送、接收测量值。系统具有越限PC机上同时显示测量结果。且通过SoC机数码管和PC机上同时显示测量结果。     

SoC无线温度采集系统的设计与实现

本文提出一种无线温度实时遥测及监控的解决方案,该系统采用低功耗、高性能单片机及单总线数字式测温器件DS18B20构成测温系统,并且通过SoC无线发送、接收测量值。系统具有越限报警功能,并能在收发端的单片机数码管和PC机上同时显示测量结果。     

基于ZigBee通用无线传感器网络硬件平台的设计

本文基于Chipcon公司推出的高度整合的SoC芯片CC2430设计了一种通用无线传感器网络硬件平台。此平台基于低功耗、低成本的ZigBee技术，非常适于构建各种无线传感器网络的应用。     

基于CC2430的农田无线测温节点的设计

本文从低功耗、小体积、使用简单等方面考虑,基于Zigbee技术的片上系统(SoC)CC2430和数字温度传感器DS18B20设计一个农田无线测温节点。无线节点工作在农田中的各个测温地点,进行温度数据采集和对数据的无线收发。本文以两节点间的数据传输为例对Zigbee技术在无线测温方面的应用作了介绍。     

HDTV集成解码芯片的一种总线设计

本文给出了HDTV集成解码芯片的一种总线设计方案。通过分割总线时间片静态调度DMA传输，并将部分HDTV解码同步控制嵌入到总线调度中，使总线数据传输与解码流程相配合，有效地分配和使用总线带宽，在确保满足系统实时处理性能的条件下，尽可能降低系统对总线带宽的需求，减少片内数据缓冲区容量以降低系统硬件开销。     

USB主机控制器端串行接口引擎IP的实现

通用串行总线USB是当前主流的计算机外设接口的总线标准。设计实现USB各功能模块的IP核对于SoC领域发展具有重要的现实意义。本文介绍了主机控制器端的串行接口引擎IP的设计、电路的功能仿真、综合以及验证等过程，提出并讨论了基于中科SoC开发平台的软／硬件协同设计验证的IP设计方法。结果表明该IP在功能和时序上符合USB技术规范1．1版本。达到了预定目标。     

浅谈SoC 设计中的软硬件协同设计技术

集成电路制造技术的迅速发展已经可以把一个完整的电子系统集成到一个芯片上即所谓的系统级芯片（System-on-chip,简称SoC)，传统的设计方法是将硬件和软件分开来设计的，在硬件设计完成并生产出样片后才能调试软件，本文介绍了针对于系统级芯片设计的软硬件协同设计技术（co-design)的概念和设计流程，同时借鉴实际设计经验讨论了软硬件协同设计中所需注意的技术问题。     

HDTV SoC集成芯片的总线设计与验证

文章提出了一种适合于HDTV SoC的AMBA总线设计方案,并对整个架构进行了详细的验证;实践证明,AMBA总线非常适用于HDTV SoC系统;与用硬件描述语言构建的测试平台相比,软硬件协同的验证方法不但有更高的仿真覆盖率,而且更加高效省时.     

CoCentric系统设计、仿真与实现

集成电路已经发展到了SoC(System on Chip)时代，在系统设计领域就需要有相应的EDA工具的支持。CoCentric就是由Synopsys公司推出的SoC系统设计的EDA工具。CoCentric系统设计流程是由综合和验证这两个并行的流程组成的。综合着重实现从系统设计到最后硬件语言描述实现的过程；而验证则通过系统仿真来保证在综合过程中，系统的功能保持一致。文末还详细介绍了一个用CoCentric设计的SoC信息安全芯片的系统设计，并讨论了如何在这一系统中进行软硬件的划分。     

Narrow-band low-noise amplifier synthesis for high-performance system-on-chip design

In this paper, we present a systematic synthesis methodology for fully integrated narrow-band CMOS low-noise amplifiers (LNAs) in high-performance system-on-chip (SoC) designs. The methodology is based on deterministic gradient-based numerical nonlinear optimization and the normal boundary intersection (NBI) method for Pareto optimization. We simultaneously optimize transistor widths, bias voltages, and input and output matching network passive components, which yields integrated inductor values that are more than one order of magnitude less than those generated by several existing equation-based LNA design techniques. By generating significantly smaller inductor values, we enable the SoC integration of the complete LNA. When the synthesized LNAs are characterized using circuit-level simulation, our methodology yields up to 35% and 58% improvement in noise figure and gain, respectively.     

软硬件协同设计语言System C在SoC设计中的应用

软硬件协同设计是未来VLSI设计的发展趋势.作为新的系统级VLSI设计标准,System C是一种通过类对象扩展的基于C/C++建模平台,支持系统级软硬件协同设计、仿真和验证.文章讨论了SystemC复杂芯片设计中的设计流程、设计优势,并给出具体设计实例.     

An Efficient SoC Test Technique by Reusing On/Off-Chip Bus Bridge

Today's system-on-a-chip (SoC) is designed with reusable intellectual property cores to meet short time-to-market requirements. However, the increasing cost of testing becomes a big burden in manufacturing a highly integrated SoC. In this paper, an efficiently testable design technique is introduced for an SoC with an on/off-chip bus bridge for the on-chip advanced high-performance bus and off-chip peripheral-component-interconnect bus. The bridge is exploited by maximally reusing the bridge function to achieve efficient functional and structural testing. The testing time can be significantly reduced by increasing the number of test channels and shortening the test-control protocols. Experimental results show that area overhead and testing times are considerably reduced in both functional- and structural-test modes. The proposed technique can be extended to the other types of on/off-chip bus bridges.      

用于SoC的SPI接口设计与验证

给出了一个可用于SoC设计的SPI接口IP核的RTL设计与功能仿真。采用AMBA2．0总线标准来实现SPI接口在外部设备和内部系统之间进行通信,在数据传输部分,摒弃传统的需要一个专门的移位传输寄存器实现串／并转换的设计方法,采用复用寄存器的方法,把移位传输寄存器和发送寄存器结合在一起,提高了传输速度,也节约了硬件资源。采用SoC验证平台进行SoC环境下对IP的验证,在100MHz时钟频率下的仿真和验证结果表明,SPI接口实现了数据传榆,且满足时序设计要求。     

AHB总线分析及从模块设计

AMBA总线结构广泛应用于片上系统设计中,其中AHB总线用于系统中高性能、高时钟速率模块间通信。AHB总线接口设计技术是片上系统设计的基本技术。AHB总线接口设计划分为主控模块接口设计及从模块接口设计。在详细论述AHB总线工作原理后,重点介绍了SRAM从模块AHB接口设计,包括SRAM读写控制信号的时序要求,传输操作时插入等待状态的方法,以及响应信号的产生。