前馈环形振荡器的结构与相位噪声研究

基于高速串行通信系统中锁相环和时钟数据恢复电路的需求,研究了前馈环形振荡器的结构与工作原理;在传统结构的基础上,将前馈路径耦合至主路径反相器的源极,可以提高输出信号的边沿速率;最后基于Hajimiri模型的脉冲灵敏度函数进行分析,提出的结构有效降低了热噪声和闪烁噪声的引入.在28 nm CMOS工艺下设计了单源极前馈型...     

一种低相噪CMOS环形振荡器设计

设计了一种带有正交输出,频率为900MHz的两级低相噪环形振荡器,电路设计采用0.18μm CMOS工艺,电源电压为1.8V.环形振荡器的调谐范围随控制电压从0V的1460MHz到电源电压1.8V的720MHz发生变化,并且具有较好的线性度.在频率为900MHz、偏移载波频率为600kHz的情况下,环形振荡器的相位噪声为-108dBc/Hz,功耗为18mW.在与其它环形振荡器的比较中,yynw环形振荡器显示了较好的性能参数.     

一种低功耗低噪声8相位输出环形振荡器

针对环形振荡器的功耗大、噪声大、线性度差等问题,基于TSMC 55 nm工艺,提出了一种新型交叉前馈结构环形振荡器电路。深入分析了器件自身热噪声、闪烁噪声对环形振荡器输出相噪贡献百分比,利用电容滤波技术来降低振荡器输出相噪,采用源极负反馈电路得到线性电流来改善调频线性度,并提供了宽调谐范围。Spectre RF仿真结果表明,设计的环形振荡器频率覆盖范围为0.2 GHz~3.8 GHz,产生8相位,相位噪声为-91.34 d Bc/Hz@1 MHz,在1.2 V电源电压下消耗电流为4.6 m A,线性度良好。     

正交相位输出压控振荡器的低相位噪声优化设计

分析了负阻结构 LC 压控振荡器各组成部分对相位噪声的贡献途径及优化方法;介绍了利用两独立 VCO 核心输出正交相位信号的原理及其相位噪声优化方法;利用所得结论设计出工作于 ISM波段2.4GHz 的 QVCO,相位噪声在100kHz、1MHz 和3MHz 频偏处分别达到-103.3、-121.1和-125.9dBc/Hz,仅消耗功率3.8 mW;所设计电路利用 HJTC0.18μm工艺制造,占用芯片面积0.75mm×1mm。     

一种CMOS电流饥饿型环形压控振荡器

设计了一种基于CSMC的0.5μm工艺的电流饥饿型环形压控振荡器。仿真工具采用Cadence Spectre,仿真结果表明,振荡器相位噪声达到了-105.432dBc/Hz@1MHz。     

2．4GHz低相位噪声CMOS负阻LC压控振荡器设计

为了有效降低工作于射频段的全集成CMOS负阻LC压控振荡器的相位噪声．介绍了利用电阻电容滤波技术对振荡器相位噪声的优化,并采用Chartered 0．35μm CMOS标准工艺设计了一款全集成CMOS负阻LC压控振荡器,其中心频率为2.4GHz,频率调谐范围达到300MHz,在3．3V电压下工作时,静态电流为12mA,在偏离中心频率600kHz处,仿真得到的相位噪声为-121dBc／Hz。该设计有效地验证了电阻电容滤波技术对相位噪声的优化效果,并为全集成低相位噪声CMOS负阻LC压控振荡器的设计提供了一种参考电路。     

相位噪声对双基SAR成像影响仿真分析

通过仿真分析研究了振荡器相位噪声对双基SAR成像的影响。根据振荡器相位噪声的幂律模型,建立了含有相位噪声的双基SAR相位同步误差模型。利用白噪声滤波法得到幂律谱中有色噪声的时域序列,在回波仿真过程中注入相位噪声,通过双基SAR成像处理和点目标质量评估,对比分析了在不同分辨率下相位噪声对成像性能的影响以及高分辨率成像对噪声的要求。仿真发现相位噪声主要使方位向PSLR、ISLR变大并使旁瓣上升,其中积分旁瓣比和峰值旁瓣比对噪声最敏感,并且方位向分辨率越高对噪声越敏感。文中的分析方法和结论对于双基SAR的工程实现具有一定的指导意义。     

一种低功耗交叉耦合环形振荡器

通过引入NMOS交叉耦合结构,设计了一种低功耗,低相位噪声的二级环形振荡器.采用TSMC 0.25μm CMOS工艺参数,用Cadence的Spectre软件进行仿真,在3.3V电压下,工作频率可达2G,偏离主频1MHz处相位噪声为-95.6dBc/Hz.功耗为3.2mW.     

差分LC压控振荡器相位噪声和功耗的优化

基于0.18um射频CMOS工艺,提出三种LC压控振荡器相位噪声和功耗的优化方法.主要思想是:一,通过精心设计,使得PMOS和NMOS差分晶体管对的跨导相等,从而取得对称的输出电压;二,采用偏置晶体管的噪声滤除技术,进一步降低相位噪声;三,确保差分晶体管对的工作区域始终在饱和区和三极管区的边界上,从而实现相位噪声和功耗的最优化.仿真结果证明,在中心频率为2GHz、频率调谐范围为12.4%的条件下,得到最优化的相位噪声为:-102.6dBc/Hz@100KHz、-121.1dBc/Hz@600KHz,且功耗仅为5.4mW.     

12管低相噪CMOS环形振荡器

提出了一种12管宽线性调谐范围低噪声低功耗的环形振荡器结构。电路设计采用0.18μm的标准CMOS工艺,电源电压为1.8V。SpectreRF仿真结果显示该环形振荡器在27.17MHz到2.062GHz的宽调谐范围内具有良好的线性度。在频率为900MHz、偏移频率为600kHz时,该环形振荡器的相位噪声为-111.1dBc/Hz,功耗为38mW。通过SpectreRF仿真与目前流行的环形振荡器进行比较,本文提出的环形振荡器结构简单、性能优越。     

Properties of variations in the periods of ring neural oscillators with noise

Effects of additive noise on a series of the periods of oscillations in unidirectionally coupled ring neural networks of ring oscillator type are studied. Kinematical models of the traveling waves of an inconsistency, i.e. the successive same signs in the states of adjacent neurons in the network, are derived. A series of the half periods in the network of N neuron is then expressed by the sum of N sequences of the N-first order autoregressive process, the process with the spectrum of exponential type and the first-order autoregressive process. Noise and the interaction of the inconsistency cause characteristic positive correlations in a series of the half periods of the oscillations. Further, an experiment on an analog circuit of the ring neural oscillator was done and it is shown that correlations in the obtained periods of the oscillations agree with the derived three expressions.     

Low phase noise design of microwave oscillators (invited article)

Time domain methods for numerical nonlinear analysis of the steady state solution as well as the spectral behavior of microwave oscillators are discussed. In addition, a method to minimize the phase noise of oscillators by numerical optimization is outlined and applied to the design of a low phase noise oscillator. Computer simulations are compared with measurement results of the fabricated oscillators. © 1996 John Wiley & Sons, Inc.     

Accurate Simulation of RF MEMS VCO performance including phase noise

A new coupled circuit and electrostatic/mechanical simulator (COSMO) is presented for the design of low phase noise radio frequency (RF) microelectromechanical systems (MEMS) voltage-controlled oscillators (VCOs). The numerical solution of device level equations is used to accurately compute the capacitance of a MEMS capacitor. This coupled with a circuit simulator facilitates the simulation of circuits incorporating MEMS capacitors. In addition, the noise from the MEMS capacitor is combined with a nonlinear circuit-level noise analysis to determine the phase noise of RF MEMS VCO. Simulations of two different MEMS VCO architectures show good agreement with experimentally observed behavior.     

多孔吸声型声屏障降噪效果仿真分析

利用边界元法建立高速铁路区间直立型声屏障降噪预测模型,对添加硅酸盐基多孔吸声材料前后声屏障对降噪效果的影响进行数值计算。结果表明：厚度为0.08 m的硅酸盐基多孔吸声材料使得声屏障在距离线路中心30 m的铁路界限处噪声衰减量最大可增加12.5 dB;应用于声屏障的最佳硅酸盐基多孔吸声材料厚度为0.08~0.11 m。     

基于40nmCMOS工艺的低杂散低噪声亚采样锁相环设计

基于SMIC 40 nm CMOS工艺,设计了一款应用于2.4 GHz的高性能低杂散低噪声亚采样锁相环(SSPLL)。压控振荡器(VCO)的输出直接被参考时钟信号采样,实现了核心环路无分频器。使用互补开关对和Dummy采样器消除了BFSK效应,减少了参考杂散。同时,通过自偏置缓冲器的隔离作用进一步减少了杂散。可调死区产生电路加速了锁定建立过程。后仿结果表明,该SSPPL在1.1 V的电源电压下核心电路功耗为5.84 m W,在50 MHz的频偏处参考杂散为-84.56 d Bc,带内相位噪声为-125 d Bc/Hz@1 MHz。     

低功耗CMOS低噪声放大器的设计

针对低功耗电路设计要求,基于SMIC 0.18μm CMOS工艺,设计了一种电流复用两级共源低噪声放大器。仿真结果表明,在2.4 GHz的工作频率下,功率增益为26.26 d B,输入回波损耗S11为-27.14 d B,输出回波损耗S22为-16.54 d B,反向隔离度为-40.91 d B,噪声系数为1.52 d B,在1.5 V的供电电压下,电路的静态功耗为8.6 m W,并且工作稳定。     

Peak response of non-linear oscillators under stationary white noise

The use of the advanced censored closure (ACC) technique, recently proposed by the authors for predicting the peak response of linear structures vibrating under random processes, is extended to the case of non-linear oscillators driven by stationary white noise. The proposed approach requires the knowledge of mean upcrossing rate and spectral bandwidth of the response process, which in this paper are estimated through the stochastic averaging method. Numerical applications to oscillators with non-linear stiffness and damping are included, and the results are compared with those given by Monte Carlo simulation and by other approximate formulations available in the literature.     

基于噪声消除技术的超宽带CMOS低噪声放大器设计

为满足3.5 GHz单载波超宽带无线接收机的射频需求,设计了一种工作在3～4 GHz的超宽带低噪声放大器。电路采用差分输入的CMOS共栅级结构,利用MOS管跨导实现宽带输入匹配,利用电容交叉耦合结构和噪声消除技术降低噪声系数,同时提高电压增益。分析了该电路的设计原理和噪声系数,并在基于SMIC 0.18μm CMOS射频工艺进行了设计仿真。仿真结果表明:在3～4GHz频段内,S11和S22均小于-10 dB,S21大于14dB,带内起伏小于0.5dB,噪声系数小于3dB;1.8V电源电压下,静态功耗7.8mW。满足超宽带无线接收机技术指标。