差分跳频通信系统解调算法

文中介绍了差分跳频通信系统的基本原理，并在此基础上，重点对差分跳频系统的FFT解调算法进行了研究，对该解调算法在多径信道条件下的性能进行了仿真，并利用DSP评估板对算法的实时性进行了验证。     

基于混沌跳频的电力线交织编码技术

可靠性是制约低压电力线载波通信广泛应用的一个重要因素。作为公用网络,低压配电网通信的安全性也日益受到关注。从提高通信可靠性和安全性出发,论述了正交频分复用（OFDM）技术和混沌跳频（CFH）技术在电力线通信上应用的优缺点,分析了2种技术结合的可行性,提出并设计一种适合高速电力线载波通信的CFH-OFDM系统。该系统将混沌跳频技术引入正交频分复用的编码中,提高了系统抗信道噪声的能力,并改进了通信系统的安全性。仿真实验表明,该方法可以提高系统通信的纠错能力,保证通信的可靠性,并为提高低压电力线载波通信系统的信息安全提供一种值得借鉴的方法。     

一种增强型差分跳频系统G函数设计算法

差分跳频系统能实现高速数据传输。G函数有机的将跳频控制与调制相结合,是差分跳频系统中的一项关键技术。传统差分跳频G函数的最小自由距离受限于跳频频点个数,若要改善系统性能,必须增大系统带宽;提出了一种新型差分跳频G函数,该G函数的最小自由距离不再受跳频点个数的限制,给出了一种构造该G函数的方法,并对其最小自由距离进行了分析,结果表明,它能增大G函数的最小自由距离。给出了该类型G函数在Nakagami-m衰落信道模型下的理论误码率界及仿真验证。最后在Nakagami-m衰落信道下对其进行了性能仿真,结果表明它能提高差分跳频通信系统性能。     

跳频技术在电力线通信中的应用

针对电力线信道恶劣的情况，分析了跳频技术应用于电力线通信的抗干扰能力，抑制频率选择性衰减能力和多址性。利用电力系统三相交流电压过零点和高速数字频率合成器解决了跳频系统中同步和快速频率合成的两个关键问题。分析结果表明跳频技术应用于高速电力线通信不但可以提高传输数据的可靠性，还可以使传输速率达到每秒兆比特数量级。     

基于TDMA的跳频组网研究

跳频组网是跳频通信的关键技术,跳频组网的核心技术之一是跳频同步问题。对现有的跳频同步方案做了一些研究,分析了同步捕获与跟踪过程,给出了跳频同步仿真结果。跳频同步的完成是时分多址接入（TDMA）的前提,结合时隙同步方法和跳频同步技术,以IEEE802.11为基础对其不适用跳频电台组网的部分进行了部分改动,在此基础上研究了基于TDMA的跳频组网实现过程。该方法实现简单同步可靠对实践具有一定的指导意义。     

一种基于FPGA的新型电力线跳频通信系统

跳频(FH)是提高通信可靠性的有效方法之一.介绍了一种简单实用的电力线跳频通信系统实现方案,该系统分为发送部分和接收部分,采用分路匹配滤波法实现解调.设计了电力线跳频通信系统的位同步、帧同步和跳频图案的同步方法.位同步模块与解调模块在现场可编程门阵列(FPGA)中共用一个匹配滤波解调器;其中,住同步采用超前、滞后同步法.在实验室电网环境下对设计的系统进行了误码率测试,结果表明:在通信距离不超过100 m情况下测试其误码率,编码前在1.5%以下,编码后没有发现误码情况.     

基于FPGA的跳频控制电路设计

跳频同步是跳频通信的关键技术，对跳频的控制直接影响到跳频同步。通过对跳频控制电路的控制要求进行分析，建立跳频状态机模型，运用超高速集成电路硬件描述语言VHDL编程，完成了整个跳频控制电路的逻辑功能，在以Altera公司的cyclone系列EP1C6F256C8为核心的硬件平台及QuartusⅡ综合开发平台上，实现了跳频控制电路，运用Modelsim仿真工具对电路进行了功能仿真，仿真结果验证了所设计的控制电路可以实现对跳频的精确控制，具有一定的实用价值。     

基于最小二乘SVM的混沌跳频通信码预测方法

作为一种用于解决诸如非线性分类,函数估计,密度估计一类问题有力的解决方法,支持向量机近来在其他许多基于核函数学习领域得到发展.基于混沌跳频码的动力系统特性,本文构建了一种支持向量机的预测模型,并采用最小二乘法对模型进行训练,最后通过L-K映射生成的跳频码序列对模型进行了验证,仿真结果表明这种高精度的支持向量机用于针对基于混沌映射的跳频码的预测,具有很低的均方误差和高相关系数良好性能.     

虚拟仪器技术在蓝牙跳频教学实验中的应用

文中主要介绍了蓝牙跳频教学实验中虚拟仪器技术的应用。利用软件仿真构建虚拟蓝牙跳频仪器,嵌入实验操作界面,使学生更直观地理解蓝牙跳频工作原理及其相比较于非跳频通信技术的优势,从而提高教学质量。     

基于CPLD和DDS的跳频信号源设计

针对传统通信易受干扰的问题,提出了一种基于CPLD和DDS跳频信号发生器的设计方案。其实现方法为:通过CPLD产生决定频率跳变次序的伪随机序列——m序列,并在CPLD中写入对DDS芯片AD9851的控制模块,将m序列转化为适于AD9851的控制字,实现数据的串并转换,完成CPLD和AD9851接口通信,使得输出载波信号频率不断随机跳变。实验表明:该设计方案具有电路设计简便、成本低、精度高、移植性好的优点,能够符合不同频率跳变速率的需求,可广泛应用于战地通信等领域。     

利用锁频环路的快速跳频合成信号发生器

本文介绍一种高性能快速跳频合成信号发生器,利用锁相环路和锁频环路相结合的原理和跳频校准控制技术而实现的。着重介绍了延迟线鉴频器锁频环路的工作原理、低噪声特性和宽带特性,仪器实现低相噪和快速频率转换的机理。介绍了通过信道、序列设置,每个频率点的环路增益参数和预调电压的校准和存储,实现快速跳频的方法。     

宽带跳频信号捕获分析技术

当前跳频通信技术已广泛的应用于军事和雷达通信中,本文介绍了基于FPGA的跳频信号捕获分析方法,通过高速数字信号处理,能对跳频速率、跳频驻留时间、跳频带宽、跳频图案、频率合成稳定时间等参数进行测量,解决了高速数字下变频、高速移相及抽取滤波、实时FFT、跳频参数计算等关键技术。实验测试表明,该方法捕获速率快、重构性强,可实现对实时带宽高达175MHz的高速跳频信号的实时捕获。     

基于时频投影的跳频信号分选研究

提出一种基于时频投影的跳频信号分选算法。从频域投影信号分选出潜在跳频信号频率集合。根据跳频信号瞬时带宽,将潜在跳频频率点邻域时频图投影到时域,分选潜在频率跳变点集合。根据从驻留期和过渡期直方图中提取的驻留期与过渡期参数集合,剔出定频信号,实现不同跳频网台信号分选。仿真给出了该算法的理论网台分选性能。实验测试结果表明,该算法能在处理延迟为一个跳周期条件下实时解跳出信噪比为SNR≥？5dB跳频信号的基带IQ。     

FH-OFDM技术在低压电力线通信中的应用

正交频分复用 (orthogonal frequency division multiplexing,OFDM)技术与跳频(frequency hopping,FH)技术结合能显著提高系统容量与传输速率,并具有抗多径衰落与抗干扰能力, 非常适合于在电力线上实现高速数据通信。在分析了低压电力线信道特性的基础上,提出了基于FH-OFDM的电力线通信的总体设计方案,利用MATLAB建立了系统的仿真模型。通过仿真,证明了FH-OFDM系统比传统OFDM系统、跳频系统具有更好的误码率性能。     

舞台载波通信自适应跳频抗干扰仿真分析

目前文艺演出发展受舞台机械、灯光、音响等各控制系统协同困难、信号干扰严重、可靠性差等因素制约难以出现突破性的进展,为构建稳定可靠高效的舞台设备通信系统进一步促进演艺技术的发展,在对舞台设备实际运行环境进行研究后,提出一种基于深度网络的舞台载波通信自适应跳频抗干扰技术.首先利用模型获取大量舞台电力线传输频道参数,然后利用深度神经网络训练自适应跳频抗干扰模型,该模型可以根据舞台电力线通信环境自适应选择通信频段.实验证明,该技术可以根据舞台通信电力线环境的干扰情况快速有效的选择稳定的通信频段,信噪比接近-18 dB时,误码率相比传统方法缩小近10倍,在提高通信效率的同时进一步提高了舞台设备间通信的可靠性和稳定性.     

短波跳频系统实进信道自适应监测

文中基于短波信道Ｗａｔｔｅｒｓｏｎ模型,提出了短波跳频系统信道性能实时监测的一种自适应测量方法,并对伪错监测和外推算法进行分析和研究,结果表明,用非线性外推算法可以获得较准确的估测值。     

一种宽带跳频射频信号发生模块的设计

针对我国新一代宽带跳频通信的测试要求,提出一种宽带跳频射频信号发生模块,实时跳频带宽达到300MHz,并实现1 MHz～3 GHz的频谱覆盖范围.本设计具有结构简单、易于仿真、成本较低等优点.实际测试结果与设计目标基本一致,性能指标能够达到设计要求.     

跳频滤波器自动测试系统设计

为了提高跳频滤波器的测试效率,设计了基于C++ Builder的自动测试系统;在介绍跳频滤波器基本原理的基础上,描述了自动测试系统的硬件平台组成及软件功能架构,通过解决数据处理和数据正确采集等关键问题,实现了跳频滤波器测试过程中测量、数据采集、筛选等软件功能,并完成了简单友好的操作界面设计.经过实际跳频滤波器测试验证,...     

一种产生跳频信号的方法

介绍了一种使用任意波形发生器和矢量信号源产生跳频信号的方法.该设计用安捷伦N8241A任意波形发生器产生两路低频跳频信号,输入至E8267D矢量信号源的IQ输入端,与E8267D的射频信号进行矢量调制得到具有频率转换快、跳频速度快、杂散抑制好等优点的跳频信号.实验证明采用该设计产生的跳频信号频率转换时间小于3μs,跳频...     

跳频码发生器的设计

系统以AT89S52单片机为控制核心,利用高速的FPGA(Cyclone)来发生DDS信号,并对跳频信号进行控制,完成对跳频码发生器的设计.跳频信号采用DDS滤波实现.系统跳频输出频率范围为10～15 MHz,单频输出时频率稳定度为1×10-5、频率精确度为1×10-6,最小频率间隔跳频为10 kHz,最大允许输入跳频点为50个,跳频速率高达100 000跳/秒.跳频点数和具体跳频点可由外界通过键盘输人给定.经测试,跳频速率较快,输出波形较好.