基于FPGA的软硬件协同测试的设计与实现

在软硬件的开发阶段中,测试结果直接关系到这个软硬件能否顺利进行调试应用。其中,硬件的测试往往容易受外界因素的影响,如环境、计算机设备等,可以通过一些仿真软件来避免外界环境的影响,但是其测试速度比较慢,不利于硬件的开发进度。面对这一难题,文章从FPGA的软硬件协同测试角度出发,利用PC机和测试硬件设备的特点,进行FPGA的软硬件协同测试的设计,努力实现FPGA的软硬件协调测试系统在软硬件的测试和分析中的应用。     

基于FPGA的软硬件协同测试的设计与实现

硬件开发过程中,测试往往是影响产品的重要环节。纯硬件的测试往往受到设备及环境的影响,而如果完全用软件仿真,则速度太慢,影响开发进度。针对这种情况,作者提出一种软硬件协同测试的方法,利用FPGA实现PC机与待测设备的互连,不但尧分利用了PC机的丰富资源,同时发挥出硬件工作速度快的特点。该系统采用FPGA完成控制功能,实现高速、实时的双向数据通道,同时,利用FPGA灵活设计待测设备的接口,使该系统可广泛应用于各种设备的测试与分析。     

用XCF32P实现FPGA的高速动态配置

分析了Xilinx的Vertex Ⅱ Pro系列FPGA的配置流程和时序要求,以及Xitinx的在系统可编程PROM芯片XCF32P的内部结构和功能特点,介绍了在同一硬件平台下用XCP32P对FPGA不同的软件版本实现动态加载的设计方法及应用。     

FPGA的配置和实现

本文以XILINX公司的Vtrtex系列FPGA为例，介绍了FPGA配置的原理、配置管脚以及各种模式的详细配置过程，并详细介绍了CPLD＋并行EPROM和串行菊花链的配置方法。     

远程系统更新FPGA配置数据的实现方法

主要介绍了一种使用FlashROM作为数据存储器件,配合微处理器和程序,利用CPLD配置FPGA,实现对FPGA配置数据的远程更新的方法,给出了系统构成,并对构成系统的主要部件进行了较详细的说明。在本文的最后给出了本实现方法的一个设计实例。     

通用一体化测试平台设计

针对航天控制系统灵活性、复用性、可扩展性较差等问题,采用部分动态可重配置和软硬件协同设计等技术,设计了一种基于Microblaze软核的高带宽软件无线电(Software-defined Radio,SDR)通用一体化测试平台。该硬件平台由Kintex7 FPGA与集成式射频(Radio Frequency,RF)收发器AD9371组成,采用Microblaze软核进行功能开发,实现任务调度、功能配置和数据交互;通过Vivado实现测试平台逻辑功能开发,并将功能代码封装成FPGA IP(Intellectual Property)核;最终通过AD9371 RF收发器实现射频数据收发。测试结果表明,该通用一体化测试平台可进行高速率、高带宽数据传输。该平台具有通用性强、互联性强、易操作、易移植等特点,可广泛应用于工业、通信、军事、医疗、汽车、无人机、航天等领域。     

利用Altera增强型配置片实现FPGA动态配置

在当今复杂数字电路设计中,大多采用以"嵌入式微控制器 FPGA"为核心的体系结构.提出了一种对现有传统FPGA配置方案硬件电路稍做调整并增加部分软件功能,即可实现FPGA动态配置的方案.该方案的可行性和实用性已在实际系统中得到验证.     

利用CPLD实现多片FPGA的配置

随着通信系统的复杂化和功能的多样化,程序设计越来越复杂,根据软件无线电思想,在要求不断电重新加载程序的情况下,很多系统需要在不同的时刻实现不同的功能,原始单一的FPGA存储器配置方式已经不能满足系统要求。为了节省资源,缩短编译时间,应用CPLD实现多片FPGA配置显得尤其重要,同时采用简便的配置方式可以节约硬件资源,加快程序的编译调试,更利于实现系统的小型化、集成化,方便调试和简化应用,满足软件无线电技术的要求。     

嵌入式系统中从串配置FPGA的实现

<正> 本文主要论述在 ARM 嵌入式系统中如何实现FPGA 从串配置的方法,将系统程序及配置数据存储在系统 Flash 中,利用 ARM 的通用 I/O 口产生配置时序,省去专用的配置 PROM。文中 ARM 微处理器采用 Samsung 公司的ARM7TDMI 系列中的 S3C44BOX,FPGA 采用 Xilinx     

FPGA逻辑资源重配置测试技术研究

针对FPGA的逻辑资源测试,提出了一种内建自测试方法.测试中逻辑资源划分为不同功能器件,对应各个功能器件设计了相应的BIST测试模板.在此基础上进一步利用FPGA的部分重配置性能优化BIST测试过程,最终在统一的BIST测试框架下,采用相对较少的配置次数完成了逻辑资源固定故障的全覆盖测试.     

RC hardened FPGA configuration SRAM cell design

A radiation hardened configuration bit cell design is proposed for an SRAM-based FPGA used in space application. The p-type gate poly on p-substrate structure provides a radiation immune resistor and a capacitor for RC hardened signal path. In addition to area efficiency, the proposed cell also overcomes the traditional linear energy transfer sensitivity to process and temperature variation.     

采用AVR单片机对FPGA进行配置

使用AVR单片机对Altera公司的FPGA进行配置,讨论了配置的时序要求、配置文件的处理,给出了硬件设计和软件设计 Altera公司的ACEX、FLEX等系列的FPGA芯片应用广泛,但其FPGA基于SRAM结构,决定电路逻辑功能的编程数据存储于SRAM中.由于SRAM的易失性,每次上电时必须重新把编程数据装载到SRAM中,这一过程就是FPGA的配置过程.     

利用CPLD实现FPGA的快速加载

基于SRAM的FPGA由于其可编程、可升级的特性,被广泛应用于现代通信系统中。由于其易失性,每次上电后都需要重新对FPGA进行加载。随着通信系统复杂度的提高,FPGA配置文件越来越大,加栽时间越来越长,严重影响系统的启动时间。为了提高FPGA的加栽效率,在此提出一种通过CPLD进行FPGA串行加载的方案。通过验证,该方法既能能提高FPGA加栽效率,又能节省CPU和FPGA的GIPO管脚,降低系统启动时间,非常适用于现代复杂通信系统。     

基于FPGA同步电路的实现

同步是通信系统中一个重要的问题.在数字通信中,除了要获取相千载波的载波同步外,位同步的提取是更为重要的一个环节.介绍了一种基于FPGA同步电路的实现而提出一种数字锁相环的位同步提取电路的方案,并已成功地用FPGA器件实现了此方案.此时钟提取电路可以快速、准确地对串行输入信码进行位同步时钟的提取,即使输入码流中有毛刺现象...     

FFT的FPGA实现

结合工程实践,介绍了一种利用FFT IP Core实现FFT的方法,设计能同时对两路实数序列进行256点FFT运算,并对转换结果进行求模平方运算,且对数据具有连续处理的能力。设计采用低成本的FPGA实现,具有成本低、性能高、灵活性强、速度快等特点,而且通过工程应用证明了设计是正确可行的。     

标量乘法的FPGA实现

从实际应用出发,研究了椭圆曲线标量乘法算法的FPGA的实现。采用P1363推荐的GF(2163)上的Koblitz曲线,首先设计了一个精简指令集的微处理器IP核,利用此指令集编程实现标量乘法,最终实现的标量乘法需要8 830个ALUT和5 575个register,运行一次标量乘法的时间为184.52μs。与其他文献的标量乘法运算的硬件实现相比,实现的标量乘法运算在资源速度综合方面具有较大的优势。     

USB接口的FPGA实现

USB接口已广泛应用于各类工业和消费电子产品中,研究USB接口电路具有实用价值.根据USB协议,基于USB芯片PDIUSBD12,对USB接口电路进行研究.采用硬件描述语言Verilog,对USB接口电路进行描述,电路在Xilinx FPGA芯片XC4VLX160上实现.综合结果表明,该USB接口占用1 061个Slice、1 898个LUT,关键路径为8.349 ns.硬件平台测试结果表明,该接口电路性能稳定,可满足实际需要.     

DES加密算法的FPGA实现

为了实现一块具备高速加密/解密功能的DES芯片,在介绍了DES加密/解密算法原理的基础上,使用VerilogHDL语言对DES算法进行了实现。仿真结果表明该DES加密/解密模块功能完全正确。本模块基于Altera公司的Stratix系列EP1S10B672C6芯片,最高工作频率可达106 MHz,数据编码速率最高可达6 Gb/s。     

VHDL逻辑综合及FPGA实现

运用ＶＨＤＬ语言描述了一个１２×１２位的高速补码阵列乘法器。重点是运用ＶＨＤＬ逻辑综合优化该乘法器，并进行了乘法器的ＸｉｌｉｎｘＦＰＧＡ实现、功能仿真和时序仿真。经选用ＸＣ４００５ＰＣ－８４－４芯片进行验证，证明了其正确性