Agilent 93000 SoC系列采用的液冷技术对测试及测试成本的好处

半导体芯片在运行过程中散发热量。芯片的工作温度影响着其内部电路性能,更重要的是,其影响着芯片的可靠性。对半导体测试,这是一个重要问题,因为如果测试系统电子器件的温度不能稳定在目标水平,那么产出将下降,可重复性将会劣化。如果目标温度不能保持在相对较低的水平,那么系统可靠性将明显降低。自动测试系统(ATE)采用基于空气或液体介质的冷却技术。液冷系统比风冷系统的温度稳定性要高。液冷系统的热传导效率较高,因此可以降低ATE的工作温度。     

基于ATE的卫星导航射频芯片测试技术

卫星导航射频芯片是导航系统中的关键部分,其指标的优劣决定着导航系统的导航精度。通过分析卫星导航射频芯片的结构特点,针对主要参数进行了测试分析。在基于集成电路自动测试系统(ATE)的基础上,结合射频测试设备实现卫星导航射频芯片的性能测试。该技术对基于ATE的射频芯片测试均具有借鉴意义。     

OPENSTAR^TM ATE及第三方测试模块开发

开放架构ATE的概念最早于几年前在半导体工业界提出。[1-2]2002年STC（Semiconductor Test Consortium）组织成立，其目标是在业界建立一套关于开放架构ATE的标准，以应对SoC以及其他复杂芯片的低成本测试的挑战。STC于2004年发布针对开放架构ATE的标准——OPENSTAR^TM，提出了一个开放的模块化的测试平台。基于这个标准，第三方可以独立地开发ATE软硬件，并以“即插即用”的方式整合到这个测试平台上。[3]即ATE厂商、测试模块厂商以及测试系统整合商分工协作，完成整个测试流程。（图1）     

非接触IC卡芯片的低成本测试

随着RFID技术和规范的不断成熟．我国的第二代身份证卡上开始使用基于RFID技术的非接触IC卡芯片．对于设计验证和大规模量产时面临的测试问题，本文介绍了一种非接触IC卡芯片低成本测试的解决方案。与普通的测试方法要求IC测试仪（ATE）有比较昂贵的混合信号测试部件来发送／识别RF信号相比．该解决方案只需要ATE有一般的数字电路的测试功能．结合RF应用模块，就可以在保证测试精度和稳定性的前提下实现时芯片要求的所有测试。其最大的优点是大大降低ATE本身的硬件成本．测试时间很短，并且有很好的灵活性。     

最新SOC测试的发展趋势

随着SOC芯片结构的复杂化，功能模块的多样化，SoC芯片的测试也面对诸多挑战，诸如测试资源和成本的兼顾。本文简单描述了现今SOC芯片的发展和趋势，以及相对应ATE测试系统的应对。     

非接触IC卡芯片的低成本测试

随着RFID技术和规范的不断成熟,我国的第二代身份证卡上开始使用基于RFID技术的非接触IC卡芯片.对于设计验证和大规模量产时面临的测试问题,本文介绍了一种非接触IC卡芯片低成本测试的解决方案.与普通的测试方法要求IC测试仪(ATE)有比较昂贵的混合信号测试部件来发送/识别RF信号相比,该解决方案只需要ATE有一般的数字电路的测试功能,结合RFID应用模块,就可以在保证测试精度和稳定性的前提下实现对芯片要求的所有测试.其最大的优点是大大降低ATE本身的硬件成本,测试时间很短,并且有很好的灵活性.     

台积电和ARM合作，显著降低65纳米低功耗测试芯片的功耗

日前，台积电和ARM宣布：双方在65纳米低功耗测试芯片上的设计合作显著降低了其动态功率和耗散（Leakage）功率。两家公司认为创新的低功耗设计技术对于最终的成功起到了关键的作用。 长达一年的合作成果是一片拥有先进功耗管理技术的基于ARM926EJ-S^TM处理器的65纳米测试芯片。通过采用动态电压和频率缩放技术，测试芯片可以在针对各种运行模式的最低可能功耗水平下运行。这样，ARM测试芯片将动态功耗降低了50％以上。此外令人瞩目的是在这个台积电65LP低耗散工艺上，先进的功率门控技术进一步把待机耗散降低了8倍。     

测试复杂的多总线SoC器件

使用多个复杂的总线已经成为系统级芯片(SoC)器件的标准,这种总线结构的使用使测试工程师面临处理多个时钟域问题的挑战。早期器件的测试中，工程师可以依赖某些自动化测试设备(ATE)的双时域能力测试相对简单的总线结构。     

半导体器件封装热阻测试方法及其研究

本文介绍了用标准芯片法测量半导体器件的封装热阻的测试原理及测量装置，并对该测量系统的重复性及误差进行了讨论通过对半导体ＰＮ结温度系数的研究发现：温度系数的测定准确性主要与被测点的温度范围有关，而与所选温度点的个数关系不大。     

设计新颖的J750集成电路测试系统

大型的超大规模集成电路ATE系统的售价随着时钟频率的增加越来越高,时钟频1GHz的芯片系统ATE系统已超过150万美元,据预测当时钟频率达到2GHz时,超大规模集成电路ATE系统售价会在300～400万美元以上。显然,这类大型ATE测试系统并不是任何研发单位     

用矢量网络分析仪及探针台测试半导体芯片参数

随着半导体顺件的不断发展，微波技术占据越来越重要的地位，我所引进的矢量网络分析仪及探针台对半导体睛Ｓ参数测试，避免了键合引线，管壳和夹具带来的误差，正确反映了芯片的性能，是一种重要测试手段，本文论述了测试原理和测试方法，并对实测数据比对与误差分析。     

基于自动测试系统实现系统级芯片异步信号测试

大部分的系统级芯片(SoC)具有异步信号,基于自动测试系统(ATE)很难实现稳定的测试。通过外挂Flash芯片对被测SoC器件进行功能配置,自动测试系统对相应的功能进行搜索匹配,可以在自动测试系统上对SoC的异步输出信号进行稳定的测试。     

基于ISO14443A协议的RFID集成电路芯片测试系统的研究设计分析

基于ISO14443A协议的RFID集成电路芯片测试系统的设计研究对改善当前ATE的高成本、性能浪费等现象有积极意义。基于ISO14443A协议,利用RFID集成电路芯片设计了一个系统,从软硬件两个方面进行设计调试,并配合优化方案解决设计问题,最终结果表明设计系统运行效果佳,稳定性好,对于工业集成电路芯片测试系统的研究有一定价值。     

应用系统级ATE测试增进IC设计验证效率(英文)

在IC设计周期内尽早发现问题,对于保证项目在预算内按时完成是至关重要的。大多数设计公司目前的通用方法是利用分立仪器,如示波器、频谱分析仪等,连接至一块评估板,并连至PC机,搭建一个系统级验证系统。这样的系统比较易于搭建,但相对缺乏大量数据的分析处理能力,且通常需手动测试。另一方面,ATE在数据采集及分析处理方面具有非常强大的能力,例如SHMOO及自动测试。但通常ATE是在芯片级的自动化测试量产中大量应用,利用ATE进行系统级的测试并不容易。这里介绍一种新的方法,简化ATE上的协议通信设置,使得ATE能够在系统级测试中方便地应用,不增加测试成本,而且大大简化了ATE上的测试程序开发。应用此方案,设计及验证工程师可以协同工作,在短时间内搭建一个基于ATE平台的系统级的测试环境,充分利用ATE强大的数据采集,分析能力,更快更有效地进行芯片的测试验证,从而赢得上市时间。     

降低SOC测试费用因素分析

今天,测试费用(COT-Cost Of Test)对半导体制造商来说已是至关重要。为确定IC及ATE(自动测试设备)的COT,广泛采用了COT财务模型。然而,这一模型的开发和改进是在半导体芯片大量生产并具有相当长的寿命周期时代。因此,今天微处理器和DRAM等器件大致仍然适用这一模型,而新出现的系统芯片(SOC)却不再适用。不断推出的新一代SOC显示出了更高档次的性能,集成了更多的模拟和数字功能,使消费电子产品不断创新,价格日益便宜。例如,DVD播放机价格江河日下,已从问世时的几百美元锐降到近两年的不足50美元;卫星接收机更只要一纸预订合同…     

简讯

J923171 低温多探针测试台针对我所在研制碲镉汞(HgCdTe)器件过程中,为满足中测筛选芯片的需要,我们研制成低温多探针测试台。该测试系统能在低温下对半导体基片上的芯片的光电参数一一进行测试,从而筛选出合格芯片。对需在78K温度下筛选的各种半导体基片都适用。如:     

液晶屏显示驱动芯片测试技术研究

液晶屏显示驱动芯片广泛应用于数码产品领域,近年来与之配套的驱动芯片的需求量也大幅度增加。驱动芯片测试贯穿在芯片的设计、制造与应用的全过程中,是保证芯片品质的重要手段。由于驱动芯片不同于一般的通用芯片,通用测试手段无法用于该类芯片的测试,目前该技术主要掌握在国外企业手中,因此在驱动芯片设计与制造的产业链中,测试技术已成为制约发展的一个瓶颈。针对此背景,本文提出一套高效、实用测试方法,采用多通道与高压模拟通道同步测试技术、色阶测试技术、特殊封装的适应性技术和ATE等技术,可以实现减少测试费用、提高驱动芯片测试吞吐量的同时也能保证客户对芯片质量的严格要求。     

吉时利提供功能扩展、成本降低的测试方案

吉时利仪器公司日前宣布推出S600系列的最新产品S680DC／R半导体参数测试系统。全新的SimulTest并行测试软件可以在一次探针接触中对多达9个器件进行同步测量，使用这个软件该系统可以在200毫米芯片的测试时间内完成对300毫米的芯片工艺进行测试。为了使并行程序设计更加简便，改进     

板载FPGA芯片的边界扫描测试设计

边界扫描技术是标准化的可测试性设计技术，它提供了埘电路板上器件的功能、互连及相互问影响进行测试的一类方法，极大地方便了对于复杂电路的测试。文中针对某设备分机具体的待测电路，遵循IEEE1149.1标准，结合FPGA芯片的BSDL文件进行边界扫描测试设计，理解和掌握其设计原理、数据结构，并实现板级测试与ATE的接口。     

分时模式（STM）-双频率测试的解决之道

本文主要介绍分时模式(Split Timing Mode，STM)，一种双时钟的ATE架构。运用该机制可使某些测试通道运行在和其他通道不同的工作频率上，极大方便测试工程师测试和分析此类芯片器件。本文详细描述了STM的实现方法，并提供了一个应用实例说明以上观点。