双通道数字脉冲压缩的FPGA实现

脉冲压缩是雷达信号处理的重要组成部分,用FPGA实现硬件数字脉压是当前脉压技术的发展方向。阐述了一种基于FPGA的双通道数字脉冲压缩系统的原理,方案与具体实现技术,分析了其性能。工程实践表明,与传统的方法相比,该实现方法在通用性,实时性上都具有很强的优越性和推广应用前景。     

基于TMS320C64x实现LFM信号的实时脉冲压缩

对脉冲压缩技术的原理进行了研究,并在理论分析的基础上介绍某型雷达信号处理系统基于高速通用数字信号处理器TMS320C64x实现数字脉冲压缩,讨论了几个现实问题。给出了相应的硬件框图、软件流程、算法实现及基于所用硬件进行的专门优化,并给出了仿真波形图。该方法经实际应用证明性能可靠,整体性能符合现场要求。     

基于ADSP-TS202的高性能字脉冲压缩实现

研究采用通用数字信号处理器（DSP）实现高速、高精度的数字脉冲压缩系统。该系统以ADI公司的高性能通用DSP芯片ADSP-TS202为核心,通过FFT和IFFT快速算法,高效地实现了线形调频信号（chirp）频域数字脉冲压缩处理。同时,给出了系统的硬件设计框图、软件流程图以及试验测试结果。实践表明,本设计具有外围电路简单、系统软件设计灵活等优点。     

基于ADSP-TS202的高性能字脉冲压缩实现

研究采用通用数字信号处理器(DSP)实现高速、高精度的数字脉冲压缩系统.该系统以^J)I公司的高性能通用DSP芯片ADSP-TS202为核心,通过FFT和IFFT快速算法,高效地实现了线形调频信号(chirp)频域数字脉冲压缩处理.同时,给出了系统的硬件设计框图、软件流程图以及试验测试结果.实践表明,设计具有外围电路简单、系统软件设计灵活等优点.     

一种通用数字脉冲压缩器的设计

提出了一种用ASIC或FPGA器件实现通用时域数字脉冲压缩器的设计方案,按此方案设计的脉压电路可适应不同压缩比、不同信号形式、双脉冲压缩、时分复用的脉冲压缩等多方面的需求,是一种较好的通用数字脉冲压缩器实现方法,适用于目前各种雷达信号的脉冲压缩。     

基于ADSP-TS101的数字正交采样和脉压的实现

讨论了雷达系统中运用通用数字信号处理器高精度实时实现数字正交采样和脉冲压缩的方法，设计并实现了一个以ADSP—TS101为核心的高性能数字正交采样与脉冲压缩系统，讨论了实现中的若干问题，最后给出了实验结果，分析了系统性能。     

用高速ADSP-TSxxx实现LFM信号的实时脉冲压缩

本文论述了脉冲压缩技术的原理，介绍了利用频域快速卷积法用ADSP-TSxxx浮点数字处理器实现高性能、高精度的数字压缩的方法，并给出了相应的硬件框图、软件流程图、算法实现及优化。     

用高速ADSP-TSxxx实现LFM信号的实时脉冲压缩

论述了雷达脉冲压缩技术的原理以及采用数字信号处理芯片ADSP-TSxxx实现雷达脉冲压缩的方法.介绍了用可编程逻辑器件完成数字信号的正交变换,用ADSP-TSxxx浮点数字处理器实现高性能、高精度的数字压缩、用频域快速卷积法实现脉冲压缩,并讨论了算法FFT点数的选择问题.给出了相应的硬件框图、软件流程、算法实现及优化.实践表明,该方法具有快速稳定、结构简单、性能价格比较高等特点.     

雷达数字化接收与脉冲压缩通用结构研究

具有高速中频数字采样、数字下变频、正交相位检波、大时宽脉冲压缩的现代雷达数字接收系统,其时域的数字下变频、正交相位检波、脉冲压缩实现包含了大量的乘加运算,如何进一步简化算法,降低运算量,值得研究。在介绍了各个处理模块原理的基础上提出了一种新的基于频率域一体化实现算法,此算法与时域级联实现方法相比显著降低了运算量。同时给出了工程实现的通用结构,在此基础上对一种典型情况进行了Matlab仿真,仿真结果表明此方法结构简单,有很强的工程应用价值。     

基于FPGA的雷达信号处理板设计与实现

基于CPCI总线,使用FPGA实现了雷达信号处理板的设计与实现。实现数字下变频,大时宽带宽积数字脉冲压缩以及FFT等通用雷达信号处理功能。最后给出了数字下变频和大时宽带宽积数字脉冲压缩在某雷达系统中的测试结果,测试结果满足系统要求。     

IQ时序故障对数字脉冲压缩的影响

雷达系统中,数字脉冲压缩可以获得较高的距离分辨率。传统的数字脉冲压缩采用正交双通道处理,即复信号的,路和Q路分别送往硬件处理器,进行合成脉压。由于IQ颠倒和错位等时序问题,给脉压带来多种消极影响,对调试和研究造成一定的误导。文中分别以测试信号和实际采集数据对上述情况进行仿真,仿真结果证明多种时序错误对应的脉压波形,对工程设计和调试有一定的借鉴意义。     

数字信号处理器（DSP）在脉冲压缩中的应用研究

讨论数字信号处理器在雷达脉冲压技术中的应用。在分析雷达数字脉冲压缩技术的基础上,分别给出通用ＤＳＰ和专用ＤＳＰ实现脉冲压缩系统的方案。讨论这两种方案中ＤＳＰ的应用结构及其优缺点,并给出脉压系统选用ＤＳＰ的依据,并介绍目前可以应用于雷达冲压压缩系统的通用及专用ＤＳＰ芯片。     

线性调频信号基于FPGAIP核的脉冲压缩设计

为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGAIP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。     

脉冲压缩原理及FPGA实现

为解决雷达作用距离和距离分辨力的问题,分析了线性调频脉冲压缩的原理及工程实现方法,并利用Matlab软件对加权前后的线性调频信号脉冲压缩波形进行对比。简述了分布式（DA）算法的基本原理,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用QuartusⅡ软件完成脉冲压缩处理模块设计以及波形仿真。通过分析可以得出基于分布式算法实现的脉冲压缩可以减少资源利用率,大大节省硬件资源。     

LFM信号的部分相关数字脉压分析

线性调频脉冲是现代雷达系统中常用的一种重要的大时宽-带宽积信号。文中对LFM信号在部分相关情况下的数字脉冲压缩进行了理论推导,并将其与完全相关数字脉压的情况进行对比,分析了时延特性、压缩比、主副瓣比和主瓣宽度等压缩性能参数。在基于实用的情况下,提出了两种解决方法,其中一种通过硬件时序设计完成,另一种则是进行软件拼接。通过在实际雷达系统中的应用表明这两种方法都是切实可行的。     

基于间歇采样的线性调频脉冲压缩雷达干扰技术研究与实现

阐述了间歇采样转发干扰的原理,对基于间歇采样的线性调频脉冲压缩雷达干扰进行了仿真和分析,利用数字射频存储器（DRFM）技术设计了间歇采样转发干扰样式,产生了大量相干假目标。间歇采样转发干扰在工程上易于实现,对线性调频脉冲压缩雷达的干扰有一定的指导作用。     

现代雷达信号处理的数字脉冲压缩方法

脉冲压缩技术是雷达信号处理的关键技术之一。文中主要从信号形式、优势和不足、应用场合等方面介绍线性调频、巴克码、多相码、非线性调频等几类常用脉冲压缩信号，提出在时域和频域实现数字脉冲压缩的统一数学模型，推荐了相应的工程实现方法。根据具体雷达的目的和不同类脉压信号的特性，设计最佳脉冲压缩滤波器是提高雷达脉冲压缩性能的关键。