宽带分数抽取数字下变频设计

在雷达宽带接收系统中,数字中频接收采样率的选择要受限于射频系统的整体设计架构,信号处理系统需要的基带信号数据率可能无法通过对采样信号进行整数抽取获得。针对宽带系统采样率高、数字下变频采用并行多相滤波算法结构、基带信号由多个并行支路组成的特点,以及FPGA处理速率的限制,宽带信号分数抽取运算通常只能采用并行多相方式实现。在宽带数字下变频并行多路基带信号的基础上,通过并行多相内插滤波和并行多相抽取滤波算法,不需要提高FPGA的处理时钟,实现对大带宽信号的分数抽取运算。     

基于FPGA的窄带多通道数字脉压设计

在雷达窄带系统中,对多通道、多带宽中频接收信号的处理,通常在数字中频接收系统中基于FPGA芯片完成数字下变频和基带数据打包,再由信号处理系统基于DSP芯片进行数字脉压等。而FPGA具有处理速率快和并行运算能力强的特点,使得基于FPGA 的线性调频信号数字脉压比DSP具有更大优势。将基带信号数字脉压由信号处理系统提前到数字中频接收系统,在单片FPGA 内实现多通道、多带宽、多数据率窄带系统数字下变频、数字脉压和数据打包的一体化设计,能够有效减轻信号处理系统对基带信号的运算压力。     

雷达

TN95 2005031300 IF采样和数字下变频在OTH雷达接收机中的应用/张朝辉(南京电子技术研究所)//现代雷达.-2004,26(4).-56-58 阐述了超视距雷达用中频采样和数字下变频的原理,给出了具体的工程实现方法.该设计可实现I/Q基带信号以24位串行输出,可完成五种带宽的数字低通虑波器的切换,并可对多路接收机之间出现的相位误差进行补偿,对其测试后的性能指标完全能满足雷达的实际要求.图6参2(刚)     

中频采样全数字接收机的设计与实现

根据侦察接收机的需要,基于软件无线电理论提出了一种中频采样全数字接收机的设计方案,对其中的带通采样单元、数字下变频单元和解调单元进行了分析。数字下变频采用高效滤波抽取方案,对CIC、HB和FIR滤波器的设计进行了详细介绍。最后在基于FPGA的CPCI接口信号处理平台上进行了实现,完成了多种信号的解调处理,系统具有高度的灵活性和可扩展空间。     

IF采样和数字下变频在OTH雷达接收机中的应用

阐述了超视距雷达用中频采样和数字下变频的原理 ,给出了具体的工程实现方法。该设计可实现I/Q基带信号以 2 4位串行输出 ,可完成五种带宽的数字低通滤波器的切换 ,并可对多路接收机之间出现的相位误差进行补偿 ,对其测试后的性能指标完全能满足雷达的实际要求     

基于拼接采样技术的宽带数字接收机

宽带数字接收机是当前的一个研究热点。介绍一个基于拼接采样技术的双通道宽带数字接收机设计及实现,描述了接收机的硬件架构、固件设计要点、拼接采样误差校正方法和指标测试结果。接收机采用商用货架器件和标准的FPGA夹层卡架构,结合拼接采样和宽带数字下变频技术进行设计,具有接收瞬时信号带宽大,预处理运算能力强,数据传输带宽大、硬件兼容性及扩展性好等特点,能广泛应用于宽带通信、雷达及电子战系统中。     

一种通用中频数字化接收机的实现

为满足雷达中频数字化接收机通用性设计要求,给出基于可编程的四通道教字下变频器ISL5416结合高速A/D器件AD6645实现通用中频数字接收机的设计方案.利用AD6645实现直接中频采样,在ISL5416中完成频谱搬移,数字滤波和抽取,实现数字下变频到基带;用FPGA实时控制,给ISL5416配置参数和系统时序控制.详细讨论了数字滤波器的设计和仿真.测试结果显示,系统动态范围大,镜像抑制比高,这是模拟中频接收机不具有的.整个系统集成度高,可靠性好,使用灵活,已在多个雷达产品中运用.     

基于FPGA的宽带信号数字下变频设计与实现

为了实现机载雷达数据记录仪对宽带雷达回波信号的实时存储,提出了一种基于FPGA的宽带中频信号数字下变频结构。讨论了多相滤波正交化和分布式算法的基本原理,给出了宽带中频信号数字下变频的实现方案,重点对结构中正交化和抽取滤波两个模块进行了分析设计。Matlab仿真结果和FPGA仿真结果表明：该宽带中频信号数字下变频结构具有...     

宽窄带通道复用数字下变频设计

针对雷达系统小型化的应用需求,数字中频采样改变宽带和窄带通道独立采样、不同中频的传统硬件实现架构,将宽带/窄带信号在同一采样率、同一中频进行通道复用采样。通过宽带并行多相数字下变频、分数抽取数据率转换和窄带级联滤波数字下变频等算法,实现不同带宽和不同基带数据率信号的预处理。这种通道复用采样方式和基于FPGA的不同算法架构,能够有效地节省硬件布局空间,并实现宽窄带信号的数字下变频预处理。     

基于Simulink的数字下变频器设计及其FPGA实现

数字下变频是数字接收机中一个重要组成部分,实现将高速ADC转换后的数字信号进行抽取和滤波,得到低速的数字基带信号.针对传统模拟接收机系统带宽较窄,系统体积大,同时缺少灵活性的缺点,本文利用MATLAB的Simulink工具箱结合Altera公司的DspBuilder软件,仿真和设计了一体积较小(只需要一片FPGA)、可...     

基于PCM2902E的DRM接收前端设计

设计了基于软件无线电技术的DRM硬件接收前端,该设计可将RF前端接收到的模拟音频信号经过AD9220转换成数字信号送至FPGA,数字信号在FPGA中经过数字下变频和滤波抽取转化为48 kHz采样速率的中频信号,最后该信号封装成S/PDIF帧送至USB声卡芯片PCM2902E,通过USB接口传送给计算机,计算机装载的DRM接收软件进行DRM数字基带信号的软件解调,验证算法与电路设计的正确性.     

宽带雷达接收机数字下变频技术研究

数字下变频（Digital Down Conversion,DDC）是宽带雷达中频接收机的关键技术之一,传统DDC实现方法在现有FPGA上无法满足带宽和滤波器精度对硬件资源的要求.针对这一问题,提出了一种数字下变频结构优化方法,给出了分布算法实现FIR滤波器的结构,研制出了一种最优化免混频数字下变频器,并已经成功应用于某宽带雷达系统.     

基于FPGA的数字下变频器的设计

采用软件无线电思想,设计和实现了基于FPGA的数字下变频器,应用于数字中频接收机中,主要完成信号的下变频、多速率抽取和滤波等功能。采用自上向下的模块化设计方法,将数字下变频的功能划分为不同的模块,通过VHDL语言和IP核设计各功能模块。通过ISE和Matlab工具对数字下变频器进行了仿真设计,在FPGA硬件平台上进行了测试验证,结果表明:数字下变频器稳定可靠、通用性强、灵活性高,满足数字中频接收机的设计要求。     

基于FPGA的雷达信号处理板设计与实现

基于CPCI总线,使用FPGA实现了雷达信号处理板的设计与实现。实现数字下变频,大时宽带宽积数字脉冲压缩以及FFT等通用雷达信号处理功能。最后给出了数字下变频和大时宽带宽积数字脉冲压缩在某雷达系统中的测试结果,测试结果满足系统要求。     

基于FPGA和DSP的高速数据采集系统的设计

数据采集与处理系统的设计是现代信号处理系统的基础,被广泛应用于雷达、通信、图像处理、遥感遥测等领域。在对WCDMA数字基带接收机的设计中,提出了一种基于FPGA和DSP的高速数据采集方案。该方案将A/D采样的数据送往FPGA,经过FPGA预处理后送到DSP,最终通过CPCI接口送到主控台。详细介绍了设计思想、具体的硬件连接以及FPGA设计的仿真结果。     

正弦调频连续波雷达数字中频信号处理机的设计

采用ADC＋FPGA＋DSP模式设计了一种正弦调频连续渡雷达数字中频信号处理机。该处理机利用了数字接收机和恒虚警检测（CFAR）原理实现了目标多普勒信号提取、检测和存储,具有体积小、功耗低、可靠性高等特点,且具有一定的灵活性和可扩展性。介绍了处理机各组成部分的功能及参数选择,并分析了处理机所用的恒虚警检测算法。测试结果表明,该处理机克服了采用模拟接收电路的固有缺点,提高了通道一致性和测量精度。     

四通道数字下变频器ASIC设计

数字下变频(DDC)是将中频信号数字下变频至零中频且使信号速率下降至适合通用DSP器件处理速率的技术,广泛应用于通信和雷达的数字化接收机中。本文介绍了自主设计的四通道多抽取率数字下变频器ASIC设计,此芯片输入四通道的串行AD采样数据,输出四路经过DDC处理的正交信号。仿真验证了芯片前端设计的正确性。     

通用搜索雷达模拟器的设计

介绍了通过软件和硬件相结合的办法，实现多体制多频段搜索雷达信号和处理的模拟。该模拟器通过设置和加载不同体制的雷达参数和软件，采用灵活的数字波形产生方式形成数字基带信号，经混频放大形成射频小信号，再通过方向图模拟形成不同形式的雷达回波信号，从而实现通用搜索雷达的模拟。仿真证明该模拟器是可行的。