基于FPGA的多路光电编码器数据采集系统

介绍了一种基于现场可编程门阵列(FPGA)的多路光电编码器数据采集系统,包括其功能、原理、软件编程和硬件实现电路。描述了该电路的4个主要功能:四倍频细分、辨向、计数及串行通讯。根据波形的跳沿实现四倍频细分;通过对波形相位的分析,采用基于相位变化的设计原理实现辨向。整个系统在QuartusⅡ软件环境下实现编程,应用A ltera公司的EPF10K20TC144-3型芯片作为硬件载体,角度分辨力可达1″。最后,给出了详细的编程和仿真波形。     

基于FPGA的全数字交流伺服系统信号处理

在交流伺服驱动系统概念的基础上,提出了基于ACTEL现场可编程逻辑器件APA300的光电编码器与光栅尺信号处理电路设计原理,该电路由4倍频细分、辨向电路、计数电路组成,信号处理模块通过VHDL语言实现.     

光电编码器信号的四以下任意倍频及鉴向电路

介绍光电编码器输出信号的倍频及鉴向方法，此方法在技术要求精确的场合，取得了理想的效果。实践证明此方法可靠准确。     

一款低成本光电编码器倍频鉴向器设计

利用光电编码器的倍频鉴向原理,提出一种简化算法,并将其用于STC15F101系列低成本单片机上,实现低成本光电编码器倍频鉴向功能。     

数据采集中随机尖峰干扰的消除方法

本文提出了一种在数据采集过程中，对数据进行统计处理的方法，该法可有效的削弱随机尖峰脉冲的干扰。将其用于汽车车架疲劳试验台的数据采集及控制系统中，取得了良好的控制效果。     

光电编码器信号的四以下任意倍频及鉴向电路

介绍光电编码器输出信号的倍频及鉴向方法，此方法在技术要求精确的场合，取得了理想的效果。实践证明此方法可靠准确。     

编码器倍频、鉴相电路在FPGA中的实现

VHDL是系统设计领域最佳的硬件描述语言。文章针对用于位置与速度反馈测量的光电编码器信号的特点,介绍了运用VHDL在FPGA中实现编码器倍频、鉴相电路的方法,它对提高编码器分辨率与实现高精度、高稳定性的信号检测及位置伺服控制具有一定的现实意义。     

基于VHDL的旋转编码器接口电路的实现

用VHDL语言设计的增量式旋转编码器接口电路,实现了四倍频、双向计数的功能以及与单片机的接口。给出了在MAX Plus Ⅱ环境下的VHDL源代码和时序仿真结果。本设计在角度测量、位移测量和高度测量等方面有广泛的应用价值。     

VHDL语言分析器的设计与实现

ＶＨＤＬ高级综合系统是逻辑设计领域的热点，作为其前端的ＶＨＤＬ语言分析器是综合系统中其它各子系统（如综合、模拟等）的支撑，它生成ＶＨＤＬ源描述的中间格式并将此结果存入数据库供其它子系统引用。本文重点介绍基于ＶＨＤＬ ＩＥＥＥ１０７６－１９８７全集的ＶＨＤＬ语言分析器的设计与实现技术，并给出了有关结果，该分析器通过了许多实例。     

密勒编码器的VHDL设计

提出了用VHDL语言实现密勒编码器的设计方案，给出了主要源程序代码和MAX PLUSⅡ环境下的仿真结果，说明了电子设计自动化(EDA)的整个过程。     

基于FPGA多通道同步数据采集系统设计

结合数据采集在往复式压缩机在线监测系统中的应用,设计了以FPGA（现场可编程门阵列）为核心的逻辑控制模块的多通道数据采集系统。整个采集系统可实现16路最大工作频率为100kHz的模拟信号的采集。设计中采用了自顶向下的方法,将FPGA依据逻辑功能划分为几个模块,详细论述了各模块的设计方法。各逻辑模块设计使用VHDL语言,并在ISE中完成软件设计和仿真。     

基于FPGA的微小型导航计算机数据采集系统设计

提出了以高性能DSP为核心，由FPGA构成主要外部输入输出接口的导航计算机方案，并重点对由FPGA构成的ADC采样控制器进行了设计。处理器DSP只需通过EMIF接口访问FPGA中的FIFO即可进行数据接收。FPGA设计采用VHDL语言描述，并利用Quartus24．0对设计方案进行了仿真，仿真结果表明该设计是有效的。同时，本文也简述了DSP和FPGA接口的软硬件设计。     

双通道同步数据采集系统的设计与实现

为了准确快速地采集等离子体I-V特性数据,设计了一个双通道同步数据采集系统.详细阐述了系统的功能、结构和具体实现过程.系统由ARM、FPGA、双通道ADC、两片高速FIFO和USB 2.0控制器组成,可实现对双通道信号的同步采集,并对采集数据进行准确地缓存处理和高速传输.实验分析结果表明,该系统达到了预期设计要求.     

一种隔离型数据采集系统的设计与实现

介绍了一种低噪声的隔离型数据采集系统的设计方法,该方法可使电路的信噪比大幅提高。系统采用FPGA为控制芯片,以LAN为接口实现FPGA和主机之间的数据通信。应用数字隔离技术,通过软、硬件的结合,实现了对模拟信号的数据采集功能,并介绍了该系统的结构和硬件关键电路模块,详述了数字隔离在数据采集系统中的作用和意义,分析了软件工作流程。结果表明,该系统实现了电力参数的采集和LAN通信,具有高精度、高可靠性和抗干扰能力强等优点。     

基于VHDL实现逻辑控制的高速数据采集系统

本文介绍了一种采用现场可编程器件实现逻辑控制的高速数据采集系统的设计方法,讲述了系统硬件总体结构、分析了高性能的电子元器件,最后介绍了VHDL语言实现控制及MAX PLUSII开发软件的仿真结果.实验证明:该系统具有很强的灵活性和很高的实用价值.     

高速数据采集系统的设计与实现

由于雷达数据处理的要求,需要对雷达数据进行实时地存储记录。本文介绍了一种基于光纤通道的高速数据采集系统,以FPGA为平台,PCIExpress为接口,链式DMA为传输模式,实现了最高速率为6Gbps的数据采集系统。     

基于FPGA数据采集系统的研究

针对数据采集卡成本高并且易受机箱内环境影响的这一不足,构建了以FPGA为核心的数据采集系统。系统使用FPGA作为核心CPU,控制各个模块,完成信号AD转换、FIFO缓存、USB串行通信等功能。该系统在VC＋＋环境下编写动态链接库资源,以调用动态链接库的形式,实现USB与PC机的通信。     

多通道GPS原始数据采集系统设计与实现

介绍了基于FPGA实现的多通道GPS原始数据采集系统的实现,完成了系统下变频模块、数字化模块和数据存储模块的设计;在分析信号捕获算法的基础上,对系统进行了试验验证.结果表明,系统采集的原始数据通过软件接收机处理后能够得到GPS卫星信号的捕获、跟踪和数据解调结果.同时该系统具有通道多、存储速率高、采样率可配置和数捂格式可转化等优点,适合不同后处理软件对数据的要求.     

基于可重构的高速并行数据采集系统的设计与实现

本文介绍了一种基于可重构技术的高速并行数据采集系统的设计方案及实现方法。系统每个采集通道由一组A/D和双端RAM组成,多个采集通道模块组成多通道全并行采集系统;采用Altera公司的现场可编程门阵列(FPGA)EP1C6-8和软核CPU为数据处理与控制核心,异步双端RAM为数据缓冲区,USB控制器为CY7C68013。采集系统使数据采集、数据处理、数据传输并行执行,同时系统具有较强的容错能力。本文描述了设计方案的硬件和软件实现,实验表明系统具有高速、实时、能耗低、容错强等特点。