片上系统设计中软硬件协同验证方法的研究

讨论一种面向片上系统(SOC)设计的基于指令集模拟器和硬件模拟器的软硬件协同验证方法。该方法能够在SOC设计的早期对整个系统功能进行验证,能够为设计者提供一个纯虚拟的软硬件协同验证环境。重点讨论协同模拟过程中软硬件交互事件的产生和处理方法,以及软硬件模拟器之间的同步和优化方法,并且给出了事件驱动硬件模拟器的协同模拟控制算法。最后给出了一个基于ARM7TDMI的设计验证实例。     

基于MobileNet-SSD目标检测算法的硬件加速器设计

人工智能的迅速发展使得现代卷积神经网络在图像识别和分类任务上取得了巨大成功.然而,复杂神经网络模型不断向更深层的网络结构发展,在面积、功耗受限的移动设备上部署时无法保持高性能和高精度.针对该问题,面向可编程阵列芯片(FPGA)平台提出了一种基于软硬件协同方法的MobileNet-SSD目标检测硬件加速器设计.首先采用剪...     

一种多处理器原型及其系统芯片设计方法

 随着嵌入式应用快速发展,系统芯片(SoC)设计日趋复杂.高效可靠的设计多处理器系统芯片逐渐成为一个巨大挑战.本文提出一种多处理器原型及其SoC设计方法,将多处理器及其通信统一建模于一个多层次、灵活和可配的软硬件原型中,通过分层次、从高层抽象到底层实现逐步深入的方法解决软硬件接口验证问题和完善软硬件架构.H.264解码实验证明多处理器原型功能可行性和物理可实现性.基于该原型的多层次细化方法可有效确保SoC软硬件设计的正确性,并有助于软硬件结构协同设计优化.     

基于量子遗传算法的嵌入式系统软硬件划分算法

针对嵌入式系统软硬件协同设计中的软硬件划分问题，本文在改进了基于基本调度块图的软硬件划分模型的基础上，提出了一个基于量子遗传算法(QGA)的软硬件划分算法。通过采用自适应的适应度函数、惯性量子旋转角调整策略以及引入量子交叉操作，提高了算法的搜索效率，实验结果说明了该算法对解决软硬件划分问题的有效性。     

基于IMA的悬挂物管理系统研究

现有的悬挂物管理系统属于紧耦合的封闭式系统,不利于系统软硬件的升级和新武器的集成。针对这一问题,将综合模块化航空电子系统(IMA)体系结构应用于悬挂物管理系统的设计和开发。采用该方法,建立了基于IMA的系统结构模型,设计了系统的悬挂物管理软件、挂点接口单元和通信网络。该设计方法为开放式悬挂物管理系统的研究提供了有益价值。     

基于BP神经网络的智能制造系统图像识别技术

研究了基于BP神经网络的智能制造系统图像识别技术。在当前制造业系统设计中,由于图像资源结构复杂,通过BP神经网络,有助于提取图像特征、优选特征向量组成方案,从而优化实现智能制造系统图像识别技术。该文基于BP神经网络设计了一个智能制造系统,并采用B/S模式设计系统结构,制造系统的图像识别技术,可以降低系统在使用过程中18.0的冗余度,同时也提升该系统12.0%的应用性能。结论表明,基于BP神经网络设计实现智能制造系统图像识别技术,可以使系统的平台更具智能性,符合制造业信息化发展要求,提升智能制造系统图像识别性能。     

基于TMS320C6678的细胞图像识别系统并行实现方法

针对医学显微图像自动分析系统在应用中的实时性需求,根据显微镜细胞图像识别原理和多核流水设计准则,分析了细胞图像识别算法实时性,提出了一种基于TMS320C6678显微镜细胞图像识别并行流水实现方法。该方法实现了任务级并行流水,提高了系统的鲁棒性,达到了系统稳定和性能加速的目的。实验结果表明,该方法是可行、有效、可靠的,并且基于TMS320C6678的显微镜细胞识别系统的实时处理能力有很大提升。     

基于Xilinx Zynq的物距测量系统设计与实现

为了对障碍物距离精确测量,基于最新Zedboard FPGA(现场可编程逻辑阵列)开发板,采用软硬件协同的设计方法,设计了障碍物距离测量系统的软硬件。系统为智能小车平台提供了完整的距离测量服务,测距范围能够达到2 cm⁴.5 m,精度可达0.2 cm。该设计包含从底层硬件电路设计、可编程逻辑IP(Intellectual Property)核设计、到Linux设备驱动的设计全部流程,对于在Zynq-7000 FPGA上软硬件从事开发的人员有一定的参考价值。     

基于ARM7TDMI的SoC芯片的FPGA验证平台设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证.使用该平台通过软硬件协同设计,能够加快SoC系统的开发.整个系统原理清晰,结构简单,扩展灵活、方便.     

基于SMS通信的UPS监控系统设计

介绍利用现有的GSM(全球移动通信系统)网络资源,应用移动通信中SMS(短消息业务)来传输数据,采用微控制器,设计一个基于SMS通信的UPS(不间断电源)远程监控系统。该系统已投入使用,监控中心能够随时查询UPS的状态信息,出现故障时远程监控点能够正常报警。介绍了该系统的组成原理和实现功能、监控中心的软硬件工作原理以及远程监控点的软硬件工作原理。     

改进神经网络的图像识别系统设计与硬件实现

针对现有图像识别系统大多采用软件实现,无法利用神经网络并行计算能力的问题。该文提出一套基于FPGA的改进RBF神经网络硬件化图像识别系统,将乘法运算改为加法运算解决了神经网络计算复杂不便于硬件化的问题,并且提出一种基于位比较的排序电路解决了大量数据的快速排序问题,以此为基础开发了多目标图像识别应用系统。系统特征提取部分采用FPGA实现,图像识别部分采用ASIC电路实现。实验结果表明,该文所提出的改进RBF神经网络算法平均识别时间较LeNet-5, AlexNet和VGG16缩短50%;所开发的硬件系统完成对10000张样本图片识别的时间为165 μs,对比于DSP芯片系统所需426.6 μs,减少了60%左右。     

基于DSP的血型图像判读系统

为了减少人眼判读对血型分析结果的人为因素干扰,设计了自动血型图像判读系统。对该系统所采用的硬件组成和软件识别算法进行研究。采用DSP芯片、SDRAM芯片、FLASH芯片、图像编码芯片、图像解码芯片、U盘/SD卡读写芯片等设计了本系统的硬件;采用灰度变换、平滑滤波、模板匹配、阈值处理、颜色分量提取等算法设计了本系统的软件识别算法。实验结果表明:本系统采用的算法可以有效地分割出血型卡中的微柱小管,并实现红细胞分布的有效识别;同时,采用颜色分量提取的方法可以有效地区分血型卡的种类。本系统基本满足血型图像自动判读的要求。     

一种粒子群优化原型模式修正力度的协同分类方法

协同模式识别是一种有着抗噪声、抗缺损、强鲁棒性等诸多优良特性的模式识别方法,其中原型模式的选取模式识别结果有着决定性的作用,其选取直接决定着模式识别的结果和效果,各种方法中信息反馈修正的方法能获得较的效果,但易出现信息饱和的问题;提出了一种粒子群优化修正力度的处理机制,能有效改善此问题,获得最优原型;改进的算法应用于纹理和鼻咽癌细胞图像识别,结果表明,该方法能有效地提高协同神经网络的识别率和可靠性,且识速度也有提高.     

基于ARM和Linux的字符采集与识别系统

提出了一种针对嵌入式系统的字符识别方法。介绍了一种基于ARM9处理器和嵌入式Linux的字符图像采集与识别系统。该系统采用嵌入式Linux操作系统,图像预处理和字符识别的软件开发可以脱离硬件。通过开发不同的识别软件,系统可应用于名片识别、二维条码识别、纸币序列号识别等多种字符识别的场合,提高了通用性。     

应用于微型扑翼飞行器的实时视觉系统设计

提出并设计了一套应用于小尺寸、高频抖动的微型仿生扑翼飞行器的实时视觉系统,包括构成硬件基础的微型摄像头模块、5.8GHz传输模块和无线图传接收模块,以及构成软件模块的两种算法,其中一种是利用角点检测与LK光流法、基于卡尔曼低通混合滤波的实时电子稳像去抖算法,另一种是基于YOLOv3的人像识别算法。进行了微型仿生扑翼飞行器的飞行硬件搭载测试实验,实验结果表明,所提出的电子稳像算法可以去除x轴66.56%、y轴73.15%的抖动,人像识别算法可以达到96%以上的准确率,同时图传分辨率在720×480像素时,稳像去抖算法时延为6.33ms,人像识别算法时延为20.5ms,总时延满足实时要求,完成了实时去抖与人像识别系统的设计目标。     

基于STC12C2052的人民币识别控制系统的设计

设计研究人民币纸币识别控制系统中的主要模块,如图像采集、控制模块。在硬件部分,选用STC12C2052作为控制系统的芯片,选用MVC1000M作为图像的采集器件;在软件部分,在红外和紫外光源的作用下通过高清摄像头拾取图影信息,通过与数据库中的真版人民币特征的数据比对来判断真伪,选取预处理之后的纸币图像的尺寸特征用模糊逻辑推理方法识别图像的面值,提取矩作为特征。通过实验证明该控制系统的有效性和可行性。     

Designing Run-Time Reconfigurable Systems with JHDL

Run-time reconfigurable (RTR) systems are FPGA-based systems that reconfigure FPGAs during execution to alter hardware organization and composition to meet the varying needs of applications as they execute. These systems are difficult to describe with conventional tools (schematic capture, VHDL synthesis, etc.) because most tools assume that the underlying hardware organization is static. JHDL is a Java-based design environment capable of describing, netlisting, simulating and executing complex, dynamic RTR systems. Using conventional Java syntax, users describe hardware structures as objects; as these hardware-object constructors are invoked, JHDL automatically configures hardware circuits onto FPGA hardware, thus directly supporting the dynamic nature of RTR systems with standard language constructs. JHDL also supports codesign of the software and hardware parts of the system; in other words, the entire application can be described in a single piece of Java code that can be co-simulated/co-executed with the FPGA hardware. To date, RTR design with JHDL has focused on the development of automated target recognition (ATR) systems, and working systems described in JHDL have been demonstrated.     

一种基于视频的公交客流计数方法

采用一种行时空图处理方法设计一种公交乘客计数系统,克服传统的光流法和帧差法提取运动目标所存在着的数据量大、实时处理能力差、抗干扰能力差的缺陷。该系统包括行时空图的生成,运动目标的提取、识别、匹配和计数等部分。实验结果表明统计数据有较高的准确率,并能很好地满足实时性要求。该系统识别鲁棒性好、运算数据量小、在移植至硬件时对硬件的性能要求很低,可以很好地控制软硬件成本。     

基于DSP6416的图像处理设计与实现

采用TMS320C6416作为系统的核心处理器,并应用适当的算法完成图像的编解码过程。该系统可以应用于通信科学,图像识别,新闻现场等诸多图像处理与传输领域。对系统的硬件资源选择、视频采集芯片SAA7111,系统的软件流程进行了详细的分析。系统不仅能够实现较高比例的数据压缩,而且还原图像的失真较小,具有较高的实用价值。     

Design of an Embedded Arabic Optical Character Recognition

This work presents an embedded Arabic OCR system. The proposed system is compact and portable which make it useful for many applications such as blind assistance and language translation. OCR system consists of the sub-systems: image acquisition, pre-processing, segmentation, feature extraction, classification, and post- processing. For each sub-system there are several of algorithms and techniques to be implemented. Working with PCs gives the designer freedom to select the algorithms and techniques according to the required performance, reliability and reusability. However with the embedded systems we are facing many problems and challenges. Such challenges are associated with memory, speed, and computational power. FPGA is selected as the hardware platform for realizing that recognition task. An OCR system is designed and implemented on PC. Then this system is transferred to FPGA after a set of optimization procedures. Utilizing the features of FPGA technology, Hardware / Software co-design is accomplished on an FPGA board. In that design the systems is partitioned into software modules and hardware components to get the advantages of software flexibility and hardware speed. A database of 3000 Arabic characters is used to train and test the performance of the system. The effects of changing the number of features and classification parameters on accuracy, memory and speed are measured. Design points are selected in order to improve the memory required, speed and computation power without affecting the accuracy.