一种R-C-R组合式12位逐次逼近A/D转换器

采用一种R-C-R组合式逐次逼近A/D转换方法,基于UMC 90nm CMOS工艺设计了一种12位1兆赫兹采样频率的逐次逼近型A/D转换器.在电路设计上,通过复用两段式电阻梯结构,有效地降低了系统对电容阵列的匹配性要求.在版图设计方面,采用了特殊的电阻梯版图设计方法来减小连接电阻的失配影响,并采用金属叉指电容来提高工艺兼容性以减小工艺成本.在3 3V模拟电源电压和1 0V数字电源电压下,测得微分非线性为0 78最低有效位.当采样速率为1兆采样点每秒,输入信号频率为10kHz时,测得的有效位数为10 3,包括输出驱动在内,功耗不足10mW.整个转换器的有源面积小于0 31mm2,符合嵌入式片上系统的应用要求.     

单片集成电路逆向分析解剖方法

针对PN结隔离集成电路芯片的逆向分析,提出了一种剖析方法,并给出剖析过程中的一些工艺条件,利用该方法对简单集成电路进行了逆向分析,提取电路原理图,绘制版图．经电路仿真验证,所提取的电路与被剖析的实际电路输出特性基本一致,从而为其他集成电路的剖析提供一种参考方法．     

液晶显示译码驱动电路的LSI设计

本文介绍数字化仪器专用集成电路(ASIC)中液晶显示(LCD)译码驱动电路的设计,包括系统、逻辑、电路、版图等方面。该LSI设计采用CMOS 4μm硅栅工艺。     

基于模拟IP核的开关电源管理集成电路设计方法探讨

提出了基于IP核设计开关电源管理集成电路的方法．将开关电源管理集成电路的共性电路进行IP化处理,使之形成模拟IP核,随后采用总线式组装方法进行整体电路设计．在设计过程中,对模拟电路IP化设计的关键问题进行了探讨,包括模拟集成电路工艺鲁棒性、IP端口标准化问题等．所设计的集成电路经过投片流水验证,实际测试结果表明,该方法设计出的集成电路满足丁作要求,并具有缩短开发时间、提高IP复用能力的特点,该方法的提出对于目前通用的全定制模拟集成电路设计方法是一种补充．     

基于倍增技术的超低压高精度CMOS开关设计

设计一种能够工作在超低电源电压下的CMOS开关.该结构运用电压倍增器获得高压,此高压使开关产生的恒定大跨导和大信号摆幅能够在低压电路中传输信号,虚拟开关提高了信号传输精度.在分析电路工作机理的基础上,结合0.35μm标准工艺模型优化了电路参数.合理的电路结构设计和版图设计增加了电路的使用寿命.理论分析和Hsp ice模拟结果表明:该结构能够在低于1 V电源电压下工作,虚拟开关的应用使信号传输精度从69%提高到99.7%.该结构实现了低压下高精度的模拟开关设计.     

256MHz采样71dB动态范围连续时间ΣΔADC设计

宽带连续时间ΣΔ型数模转换器大量用于无线通信领域.设计了采用三阶4bit连续时间调制器架构.为降低时钟抖动的影响,采用不归零数模转换器反馈脉冲,通过引入半个时钟周期延时来改善环路异步问题,以补偿环路延时对性能的影响.还从电路、算法和版图方面来降低反馈数模转换器失配的影响.由于米勒补偿增加了电容而增大功耗,因此这里采用前馈补偿技术,设计了一款低功耗、高速的运算放大器.最后基于0.13μm工艺,在256MHz采样频率、1.2V电源电压下,在8MHz带宽内信噪失真比达到62.5dB和71dB动态范围,功耗为15mW.     

集成注入逻辑微程序控制电路的设计与试制

集成注入逻辑微程序控制电路是集成注入逻辑微处理机中的一片电路。本文着重就该电路的线路设计、版图设计、工艺试制、测试分析等部分进行较详细的分析和讨论。该电路在线路设计上采用了PLA 的形式,使得版图设计矩阵化,结构紧凑,提高了集成度,减少了级数,走线也较方便。对版图设计中的负载匹配问题作了较详细的讨论。横向 PNP 管采用 P~ NP~ 结构,使得α增加,功耗降低。对该电路的负载——功耗,速度——功耗,速度——负载的关系进行了典型测试和分析,对该电路存在的问题也进行了讨论。该电路管芯面积为1.6×1.8mm~2,约300个元件,采用32腿的双列直插式管座。测试表明,该电路可在5mA——30mA 下工作,在20mA 下,平均级延迟在50ns 左右,     

基于模型的光学校正系统的设计与实现

为了使光刻结果更好地符合版图设计,保证在硅片上制造出的电路在功能上与设计电路一致,提出了一种对掩模进行自动补偿的系统性技术.根据光刻机和光刻胶特性,模拟了实际的光刻过程.校正处理的核心是基于模型的掩模图形优化模块,通过调用光刻模拟器直接对输入待校正的掩模图形进行优化.最后通过对掩模版图的验证,保证校正后的掩模图形满足成像图形的精度要求.应用实例证明,该系统准确实现了版图的精确设计与校正.     

一种高精度低温漂带隙基准电路的设计与实现

针对带隙基准电路对集成电路精度的影响,提出了一种新的低温漂带隙基准电路。通过分段温度补偿,补偿了带隙基准电路,减小了温度漂移,优化了基准的温度性能。基于西岳公司3μm18V双极工艺,设计了基准电路和版图,并进行流片。仿真和流片结果表明:在典型工艺角下,基准在-55℃~125℃内,温度系数为1.7×10 ^-6~6.0×10 ^-6/℃;在2.2V的电源幅度范围下,具有0.03 mV/V的电源抑制特性。该电路已成功应用于一款线性稳压电源中。     

CMOS集成电路闩锁效应抑制技术综述

闩锁效应是CMOS集成电路在实际应用中失效的主要原因之一,本文从CMOS集成电路工艺结构出发,详细地分析了闩锁效应的形成机理,并从版图和工艺设计两方面总结了几种抑制闩锁效应的关键技术。