VLSI设计中面向VHDL的图形接口

本文着重讨论了数字电路设计中采用ＶＨＤＬ语言作为设计工具时的图形接口问题，介绍了ＶＨＤＬ语言作为开发工具的系统采用图形接口的必要性，同时还介绍了ＶＨＤＬ语言可采用图文混合编辑的依据，以及采用图文混合编辑时ＶＨＤＬ描述由分解到合并生成源描述的思想，是ＲＭＳ仿真系统ＶＨＤＬ图形输入的基础。     

使用VHDL语言开发计算机中的接口芯片

讨论了VHDL语言在EDA中的诸多优点．结合定时/计数接口芯片的开发实例，讨论了ISP技术在电子设计自动化中的应用。同时给出了实例的具体例程和时序仿真波形。     

面向对象的图形用户接口设计

软件工程的发展与用户接口技术有着密切的联系,但用户接口(Ul)的考虑侧重于用户的观点,软件工程(SE)的考虑则侧重于系统的观点。围绕用户接口的设计,Anthony I.wasserman提出了用户软件工程(USE     

DOS图形用户接口GUI设计

作者在Ｃ环境下设计了一个ＤＯＳ图形用户接口ＧＵＩ，它为ＤＯＳ提供了绘图和显示特殊文字的图形服务功能。本文介绍了在Ｃ环境下的ＤＯＳ图形用户接口设计方法，以及ＦＯＸＢＡＳＥ＋数据库系统和其它语言编写的应用程序与ＧＵＩ的接口设计。     

图形用户接口中图标（Icon）的设计

功能强、具有吸引力的图形用户接口成功因素之一在于使用了图标，屏幕设计过程中图标的使用已经成为用户接口范围内最热门的话题之一。本文在目前流行的窗口管理程序用户接口的表现属性基础上，分析了一般图形用户接口中图标的特征和特点。并且结合Ｘ环境下程序设计的特点，给出了图标设计的四项原则和具体的实现步骤。     

VHDL的设计特点与应用研究

由于传统的电路设计方法无法适应集成电路设计的发展，电子设计自动化（EDA）已不可逆转，而作为EDCA的重要手段VHDL也得到了广泛和关注。如何利用VHDL进行硬件电路设计，并且从总体上领会这种与传统电路设计截然不同的手段，成为普及和推广EDA的一个重要基础。本文结合实例从总体上介绍了利用VHDL设计硬件电路的一般流程。     

图形用户接口中图标（ICON）的设计

功能强、具有吸引力的图形用户接口成功因素之一在于使用了图标,屏幕设计过程中图标的使用已经成为用户接口范围内最热门的话题之一。本文在目前流行的窗口管理程序用户接口的表现属性基础上,分析了一般图形用户接口中图标的特征和特点。并且结合X环境下程序设计的特点,给出了图标设计的四项原则和具体的实现步骤。     

微机环境下基于VHDL的ASIC设计

本文简要介绍在微机上，通过ＶＨＤＬ语言描述，进行万门以上ＡＳＩＣ设计的方法及过程，并提供实例。     

VHDL语言及其应用

介绍目前数字电子系统硬件设计的一种标准输入输出工具ＶＨＤＬ语言，并结合小巨型机上Ｄｃａｃｈｅ的设计，用ＶＨＤＬ语言实现ＭＳＣ－Ｄｃａｃｈｅ的控制。     

PCI总线接口的VHDL设计与验证

针对PCI/CompactPCI接口电路使用的广泛性,讨论了基于FPGA的从PCI（PCI-slave）接口电路的VHDL设计,提出了一种新颖实用的PCI系统验证方法,文章从总体设计思路,本地端通信协议的制定,多状态机的设计以及顶层各功能模块等各个角度对PCI接口的设计方法进行了介绍,并着重讲述了组建测试平台的方法和步骤,仿真的结果以及在实际PCI数据采集卡中的应用表明,该设计运行可靠,符合PCI协议规范.     

图形用户接口

本文主要介绍了图形用户接口（GUI）的功能、标准和输出特征、并简要讨论了目前流行的GUI产品及兼容工具的概念。     

用于控制系统结构设计的专家系统智能图形接口的开发

本文给出了一种智能图形接口的总体结构和设计方法.该智能图形接口采用 C 语言编制,具有灵活的全屏幕图形编辑功能,自动生成的联系文件可使专家系统识别任何复杂的工艺流程,图形自动生成模块能将专家系统推理出的控制结构(方案)以控制流程图的形式提交给用户.该图形接口具有简单、直观、易被设计人员接受等优点,适用于石油、化工、冶金、钢铁等一般工业过程控制系统结构设计的专家系统.     

SDRAM接口的VHDL设计

ＳＤＲＡＭ以其高速和大容量的优点获得了极大的应用,但是其接口与目前广泛应用的微处理器系统不兼容,介绍了用 ＶＨＤＬ语言实现的 ＳＤＲＡＭ与 ＲＡＭ之间的接口控制电路,从而将ＳＤＲＡＭ应用到微处理器系统中。     

VITAL——设计ASIC模型的VHDL基准

ＶＩＴＡＬ是ＩＥＥＥ新近制定的一个用ＶＨＤＬ建立ＡＳＩＣ模型库的基准，它为ＡＳＩＣ库的建立，电路设计的描述提供了便利的，格式相对固定的描述方法，并为提高模拟性能提供了依据和基础，本文介绍ＶＩＴＡＬ的基本内容，并介绍用ＶＩＴＡＬ描述电路模型的方法。     

VHDL设计中电路优化问题探讨

近年来,随着集成电路技术和EDA技术的不断发展,集设计、模拟、综合和测试功能为一体的VHDL语言,已作为IEEE标准化的硬件描述语言。由于其在语法和风格上类似于现代高级汇编语言,具有良好的可读性,描述能力强,设计方法灵活,易于修改,又具有可移植性,可重复利用他人的IP模块（具有知识产权的功能模块）等诸多优势而成为EDA设计方法的首选。VHDL设计是行为级设计,所带来的问题是设计者的设计思考与电路结构相脱节。设计者主要是根据VHDI。的语法规则,对系统目标的逻辑行为进行描述,然后通过综合工具进行电路结构的综合、编译和优化,并通过仿真工具进行逻辑功能仿真和系统时延的仿真。实际设计过程中,