基于ADS仿真的数字对讲机LNA设计

这里首先简单介绍了低噪声放大器（LNA）电路的设计理论,然后介绍了数字对讲机中LNA的设计指标。基于这些指标,使用了HP公司提供的芯片AT-41511,详细阐述了基于ADS仿真的适用于数字对讲机中LNA的主要设计步骤。最后在ADS仿真软件下通过s参数及谐波平衡仿真得到设计出的LNA的各项性能参数,在400-470MHz频率范围内噪声系数小于0．8dB,带内增益大于15dB。仿真结果表明,该设计的LNA可以完全满足所给的性能指标要求。     

Ka波段低噪声放大器的研制

毫米波低噪声放大器是毫米波接收系统的关键部件,本文设计的毫米波低噪声放大器采用BJ320波导口输入输出和微带探针过渡结构实现波导结构到微带平面电路的过渡,使用MMIC芯片微组装工艺实现电路的制作,在工作频带内,测得该低噪声放大器的增益大于16 dB,噪声系数小于2.7 dB,达到了工程使用的要求。     

2～4GHz MMIC低噪声放大器

采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器(MMIC LNA)。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为:工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。     

K波段单片接收机设计

基于0.15μm GaAs PHEMT工艺,设计了一款K波段MMIC接收机,频率覆盖19～26 GHz。在单个芯片内集成了平衡式低噪声放大器、本振驱动放大器、镜像抑制次谐波混频器等电路。在19～26 GHz射频输入带宽内的转换增益为7 dB;噪声系数典型值为4 dB;输入回波损耗-12 dB;镜像抑制15 dB;本振-射频隔离度55 dB。为了降低了芯片成本,采用电磁场仿真软件对电路面积做优化设计,使得芯片面积仅为2 mm×4 mm。此接收机MMIC具有集成度高、可靠性高、体积小等特点,可广泛应用于各种微波通信系统和雷达系统。     

微波低噪声放大器的设计与仿真

低噪声放大器在接收系统中能降低系统的噪声和接收机灵敏度,是接收系统的关键部件。文中按照低噪声放大器电路的设计要求,完成了2GHz基站前端射频低噪声放大器的电路设计,并通过ADS仿真软件对电路进行仿真和优化。最终表明,采用本方案设计的LNA增益约为15dB,噪声系数约为1．2dB,性能稳定,完全达到了通信接收机中对LNA指标的要求。     

5～13 GHz GaAs限幅低噪声放大器MMIC

基于0.15 μm GaAs pin二极管和GaAs PHEMT工艺,设计并实现了一款5～13 GHz限幅低噪声放大器(LNA)单片微波集成电路(MMIC).该MMIC中限幅器采用三级反向并联二极管结构,优化了插入损耗和耐功率性能;LNA采用两级级联设计,利用负反馈和源电感匹配,在宽带下实现平坦的增益和较小的噪声;限幅器和LNA进行一体化设计,实现了宽带耐功率和低噪声目标.测试结果表明,在5～13GHz内,该MMIC的小信号增益大于20 dB,噪声系数小于1.8 dB,耐功率大于46 dBm(2 ms脉宽,30％占空比),总功耗小于190 mW,芯片尺寸为3.3 mm×1.2 mm.限幅LNA MMIC芯片的尺寸较小,降低了组件成本,同时降低了组件装配难度,提高通道之间的一致性.     

Ku频段小型化低噪声放大器的设计

设计制作了一款基于微组装工艺的小型化低噪声放大器（LNA）。该器件广泛选用裸管芯、芯片电容等微型器件,采用两级放大电路结构,使用AWR与HFSS电磁仿真软件进行设计、优化和仿真,运用键合金丝微波特性进行噪声系数调试,实现较好的低噪声微波特性。最终实现了在12.25GHz-12.75GHz 工作频段,增益大于20dB,噪声系数小于1.2dB的低噪声放大器,整体电路尺寸仅为12mm×10mm×7mm。     

具有带外抑制特性的Ka波段低功耗低噪声放大器

基于0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,成功研制了一款30~34 GHz频带内具有带外抑制特性的低功耗低噪声放大器(LNA)微波单片集成电路(MMIC)。该MMIC集成了滤波器和LNA,其中滤波器采用陷波器结构,可实现较低的插入损耗和较好的带外抑制特性;LNA采用单电源和电流复用结构,实现较高的增益和较低的功耗。测试结果表明,该MMIC芯片在30~34 GHz频带内,增益大于28 dB,噪声系数小于2.8 dB,功耗小于60 mW,在17~19 GHz频带内带外抑制比小于-35 dBc。芯片尺寸为2.40 mm×1.00 mm。该LNA MMIC可应用于毫米波T/R系统中。     

3 mm 波段低噪声放大器

基于InP HEMT在3 mm波段的优越的噪声性能,设计制作了一款3 mm波段InP HEMT低噪声放大器。通过合理设计外延材料结构和器件结构,提高器件性能。测试1~40 GHz器件的S参数和噪声参数以及75~110 GHz器件的S参数,并采用外推的方法建立了器件的噪声模型。电路设计采用ADS仿真软件,采用全版图电磁场仿真保证电路设计的准确性,最终实现了一款3 mm波段低噪声放大器。测试结果显示在92~96 GHz时,带内增益大于20 dB,噪声系数小于4.0 dB。芯片面积3.07 mm×1.75 mm,直流功耗60 mW。     

X波段平衡式限幅低噪声放大器MMIC

为满足接收机的小型化需求，基于GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计了一款用于8～12 GHz的平衡式限幅低噪声放大器(LNA)单片微波集成电路(MMIC)。将Lange电桥、限幅器、LNA集成在同一衬底上，Lange电桥采用异形设计，芯片比传统尺寸降低30%以上；限幅器级间采用电感匹配结构，提升MMIC的工作带宽；LNA采用并联负反馈、源极电感负反馈以及电流复用拓扑结构，实现超低功耗和良好的稳定性。芯片采用整体最优化设计，在片测试结果表明，在工作频带内，限幅LNA MMIC芯片的增益为(25±0.2)dB(去除1 dB斜率),噪声系数小于1.6 dB,总功耗小于100 mW,耐功率大于46 dBm,该芯片尺寸为2.8 mm×2.4 mm,充分体现了集成工艺的性能和尺寸优势。     

一种新型集成化X波段低噪声放大器

低温共烧陶瓷 (LTCC)和倒装芯片 (FC)是实现小型化、高可靠微波组件的一种理想的组装和互连技术。文中对带有埋置式电阻的 LTCC微波多层互连基板和倒装芯片组装技术进行了研究 ,以研制出体积小、重量轻、微波性能好的高密度集成化 X波段低噪声放大器。利用商用三维电磁场分析软件 HFSS对集成化低噪声放大器组装和互连中的关键参数进行了仿真和优化。研制出的集成化 X波段低噪声放大器带宽为 1 .6GHz,增益≥ 2 8d B,噪声系数≤ 2 d B,输入 /输出驻波≤ 1 .8,体积仅为 1 2 mm× 6mm× 1 .5 mm。     

Noise parameters for design of MMIC HEMT LNA

The letter gives the noise parameters of MOVPE HEMTs or the design of MMIC HEMT low-noise amplifiers. An example of the design of an HEMT LNA is given using these parameters. The MMIC LNA has been fabricated and exhibits a 2.3+or-0.2 dB noise figure with an associated gain of 12+or-2 dB in the 12-16 GHz frequency range. The measured performance is within 0.5 dB of the simulation.<>     

基于改进的垂直型同轴微带转换的Ku频段平衡低噪声放大器

提出了一种垂直型同轴微带转换的宽带补偿方法,并应用于一款Ku频段平衡低噪声放大器(LNA)的研制。放大器包含波导同轴转换、同轴微带转换、由2级pHEMT 管芯及分支线耦合桥组成的前级放大器以及由MMIC 放大器实现的后级放大器。在13.5 ~14.5 GHz 频率范围内,2 批次累计55 套低噪声放大器的噪声系数小于1.5 dB、增益分布在44.5 ~46.5 dB之间,增益平坦度小于0.6 dB,批次间性能一致性良好。     

12~18 GHz GaAs MMIC低噪声放大器设计

采用GaAs工艺设计了一个12~18 GHz毫米波单片集成电路(MMIC)低噪声放大器(LNA)。采用三级单电源供电放大结构,运用最小噪声匹配设计、共轭匹配技术和负反馈结构,同时满足了噪声系数、增益平坦度和输出功率等要求。仿真表明：在12~18 GHz的工作频带内,噪声系数为1.15~1.41 dB,增益为27.9~29.1 dB,输出1 dB压缩点达到15 dBm,输入、输出电压驻波比(VSWR)系数小于1.72。     

High-performance in W-band monolithic pseudomorphic InGaAsHEMT LNA's and design/analysis methodology

High-performance W-band monolithic one- and two-stage low noise amplifiers (LNAs) based on pseudomorphic InGaAs-GaAs HEMT devices have been developed. The one-stage amplifier has a measured noise figure of 5.1 dB with an associated gain of 7 dB from 92 to 95 GHz, and the two-stage amplifier has a measured small signal gain of 13.3 dB at 94 GHz and 17 dB at 89 GHz with a noise figure of 5.5 dB from 91 to 95 GHz. An eight-stage LNA built by cascading four of these monolithic two-stage LNA chips demonstrates 49 dB gain and 6.5 dB noise figure at 94 GHz. A rigorous analysis procedure was incorporated in the design, including accurate active device modeling and full-wave EM analysis of passive structures. The first pass success of these LNA chip designs indicates the importance of a rigorous design/analysis methodology in millimeter-wave monolithic IC development     

5~22GHz平坦高增益单片低噪声放大器

使用0.25μm G aA s PHEM T工艺技术,设计和制造了性能优良的5-22 GH z两级并联反馈单片低噪声放大器。在工作频率5-22 GH z内,测得增益G≥18 dB,带内增益波动ΔG≤±0.35 dB,噪声系数N F≤3.2 dB,输入输出驻波V SW R≤1.7,最小分贝压缩点输出功率P1dB≥10.5 dBm,电流增益效率达2.77 mA/dB。测试结果验证了设计的正确性。     

LTCC基开关驱动低噪放一体化模块设计

基于LTCC技术设计了一款双通道应用的开关、驱动和低噪放一体化模块,利用HFSS对无源器件电感进行仿真,将电感嵌入LTCC基板中,不仅提高了模块的集成度,同时也降低了成本。在1.8~2.1 GHz频段内,ANT-RX通道增益达到23.8 dB,输入驻波比小于1.49,输出驻波比小于1.33,通道隔离大于44 dB,噪声系数小于1.21 dB(含评估板单端损耗约为0.15 dB);ANT-TX通道插入损耗小于0.42 dB(含评估版损耗约0.3 dB),输入输出驻波比均小于1.1。     

宽带单片低噪声放大器

由电路和噪声基本定义出发,导出了二端口网络的噪声相关矩阵的转移表示式和导纳表示式.并推导了两个二端口网络的级联和并联后的噪声相关矩阵.然后在此基础上得出了并联反馈放大器的噪声参数(R_n,NF_min和Y_opt)和其S参数表达式.由此设计和制造了1~7GHz两级单片低噪声放大器.在工作频率1~7GHz内,测得增益G＞20dB,带内增益波动ΔG≤±0.75dB,噪声系数NF≤2.5dB,输入输出驻波VSWR≤2.0,1分贝压缩点输出功率P_1dB≥15dBm.测试结果验证了设计的正确性.     

X波段及DBS接收用PHEMT单片低噪声放大器

报道了X波段及DBS接收用单片低噪声放大器的研制结果。利用CAD软件对单片电路进行优化设计，设计工作包括MBE材料、PHEMT器件和单片电路三部分。在研制过程中，开展了关键工艺的专题研究。研究结果为：单级单片放大器在10：5－11．6GHz范围内，NF≤1．82dB，G≥7.72dB；在11．7－12．2GHz范围内，NF≤1．80dB，G≥6．8dB；双级放大器在10．4－11．1GHz范围内，NF≤1．96dB，G≥15．3dB，最低噪声系数为1．63dB，最高增益为16．07dB。