嵌入式波束形成器的实现

讨论了时域嵌入式波束形成器的结构、算法、结合TMS320C6201的硬件条件优化数据搬移流程等问题,并最终给出波束形成器的EVM板仿真结果.     

车载图像传输设备的压缩系统设计

为实现行驶车辆向指控中心无线传输图像功能。开发了一套基于TMS320C6201的H．264嵌入式图像压缩系统。重点阐述了在TMS320C6201上完成H．264实时视频编码过程中，对算法程序的开发及优化所做的工作。     

主从式DSP嵌入式系统的实现

介绍了主从式结构的DSP嵌入式系统实现方法,并结合实例重点介绍了基于TMS320F206和TMS320C6201的主从式结构的DSP嵌入式系统中,主、协处理器间的高速瓣听解决方案。     

1100电波传播与天线

0519457复杂目标对柱面波散射的二维 ADI-FDTD 方法[刊,中]/郑奎松//西安电子科技大学学报(自然科学版).—2005,32(2).—197-200(D)0519458基于 TMS320C6201的 RLS 算法在波束形成中的应用[刊,中]/花东来//河南科技大学学报(自然科学版).—2005.26(2).—102-104(L2)在研究智能天线中波束形成算法特点的基础上,基于 TMS320C6201的硬件条件和早期乳腺癌微波近场成像系统中智能检测天线的特点,采用改进 RLS 算法,并提出了算法处理流程及其硬件设计,最终给出了早期乳腺癌微波近场成像系统中智能检测天线的试验结果,试验表明该算法适合于脉冲微波近场成像系统工程波束形成要求。参7     

基于TMS320C6201的MPEG-4视频编码器的实现

TMS320C6201是美国TI公司生产的一种高性能数字信号处理器。本文介绍如何利用一片TMS320C6201数字信号处理器实现MPEG-4视频编码，并讨论编码器的结构、算法、存储器分配以及程序的优化等同题。     

基于TMS320C6201的V.32调制解调器的实现

本文详细讨论了TMS320C6201的各种特性，并基于此款DSP实现了V．32 ITU—T通信协议的调制解调器的核心发送器和接收器，给出了相关的研究结果。     

时延神经网络目标识别实时算法软件开发研究

文章对时延神经网络目标识别算法的实时软件开发进行了研究，在TMS320C6201和TMS320C80上分别实现了该算法，取得了比较好的处理效果。     

系统与线路板

使用TMS320C6x的数字信号处理板 Spectrum Signal Processing公司近日推出使用TI公司TMS320C6x01数字信号处理器(支持TMS320C6201和TMS320C6701)的多总线电路,它支持PCI、Compact PCI和     

基于TMS320C6201设计的MPEG-4 SVP视频解码器

TMS320C6201是美国TI公司生产的一种高性能数字信号处理芯片。利用TMS320C6201数字信号处理芯片可以实现MPEG-4SVP视频解码;文章阐述了视频解码器的解码过程、算法优化及程序优化方法;给出了MPEG-4 SVP解码器的实验测试结果。     

C6201在软件无线电中的应用研究

简要介绍了软件无线电的原理和TMS320C6201的性能结构及功能特点，提出一种由多片DSP C6201构成软件无线电信号处理模块的设计方案，为软件无线电的实现和C6201的应用与研究提供一些参考经验和方法。     

ITU-T G.729.A语音编解码器的实现

ＩＴＵ－Ｔ Ｇ．７２９．Ａ是ＩＰ电话中普遍使用的低速率语音编码器。介绍了 Ａ．７２Ａ．Ａ在ＴＭＳ３２０Ｃ６２０１ ＤＳＰ上的实现方法，研究了提高 Ｇ．７２９．Ａ的编码器的运行速度的优化方法。由于采用了这些优化方法，最后实现的语音编码器在一块ＴＭＳ３２０Ｃ６２０１支持下能同时处理大约２０路语音通道。     

景象匹配算法在数字信号处理器上的实时实现

在图像处理中,灰度相关匹配是一种应用广泛而有效的经典匹配定位算法,但样关匹配的计算量比较大,使得匹配速度很难满足实时的需要。文中给出了灰度相关匹配算法在数字信号处理器TMS320C6201上的一种快速实现方法。根据二维图像的存储特点,通过图像数据的展开优化了匹配计算的实现,在保证匹配精度的前提下减少了计算时间。     

High VelociTI processing [Texas Instruments VLIW DSP architecture]

The Texas Instruments VelociTI architecture is a very long instruction word (VLIW) architecture. The TMS320C6x family of digital signal processors (DSPs) is the first to employ the VelociTI architecture, with the TMS3206201 (C6201) being the first device in this family. The C6201 is based on the fixed-point TMS320C62x (C62x) CPU. This article describes the VelociTI VLIW architecture and discusses the C62x, C67x, C6201, and the VelociTI development tools. An overview of the VelociTI including architectural principles, data path, instruction set, and pipeline operation is presented, and both the C62x fixed-point CPU and the C67x floating-point CPU are described. A summary of the C62x benchmark performance is also presented. The chip-level support outside the CPU that allows the C6201 to operate in a variety of high-performance DSP environments is also described. An overview of the C6x development environment is also given, demonstrating the breadth of the development environment and illustrating the programming methodology. The article concludes with a performance analysis of the C compiler     

用TMS320C6201构成的成像制导信息处理系统

介绍了采用高速数字信号处理器DSP TMS320C6201为核心器件构成的成像制导信息处理系统硬件结构、软件设计流程。     

多处理器C6201系统在雷达信号处理中的应用

首先介绍了DSP芯片TNS320C620的特点及一个具有多处理器C6201的通用开发板PENTEK4290。然后从工程和系统的角度出发，设计一个基于该通用开发板的实时雷达信号处理系统，并对该系统中一些关键问题进行了详细的研究。