一种基于FFT的伪码快捕方法

在扩频通信系统中,PN码的捕获是系统的核心和关键技术。将扩频通信技术应用于低地球轨道卫星通信系统时,由于卫星相对于地面站具有很高的径向速度和加速度,使接收信号附加了很大的多普勒频率。大多普勒情况下,常规的伪码捕获方法是进行多普勒频率——码相偏移的二维捕获,伪码捕获时间较长。详细分析了一种基于FFT的伪码捕获方法,该方法利用FFT运算的特点,对接收信号中由于多普勒频率引起的相位偏移进行了补偿,使之对多普勒频率的适用范围大大提高,从而只需进行码相偏移一维捕获,成倍地缩短了伪码捕获时间。     

基于FPGA的GPS接收机实现

利用可编程片上系统(SOPC)技术,设计了一种基于FPGA的GPS接收机。提出了基于多普勒频域移位的捕获策略,并分析了捕获时间。基于延迟锁定环与Costas环跟踪方法,给出接收机的SOPC实现。实验结果表明,该接收机的信号捕获、跟踪方法正确可行,且在静态条件下水平定位精度优于4.5m(标准差),具有良好的实时性、灵活性和可扩展性。     

一种快速FFT捕获算法及其FPGA实现研究

典型FFT捕获方法可以完成码相位的并行捕获,较滑动相关方法可以更快捕获GPS信号,但是仍比较耗时。利用频域移动等于时域乘以指数信号的特性,可以在1ms时间内完成多普勒频率的搜索,实现码相位和频率域的同时并行捕获,给出了FPGA实现的结构设计,结果表明该方法资源消耗小,捕获速度快,是一种优秀的快速捕获技术。     

一种快速FFT捕获算法及其FPGA实现研究

典型FFT捕获方法可以完成码相位的并行捕获,较滑动相关方法可以更快捕获GPS信号,但是仍比较耗时。利用频域移动等于时域乘以指数信号的特性,可以在1 ms时间内完成多普勒频率的搜索,实现码相位和频率域的同时并行捕获,给出了FPGA实现的结构设计,结果表明该方法资源消耗小,捕获速度快,是一种优秀的快速捕获技术。     

基-2FFT和基-4FFT GPS信号快速捕获算法研究

捕获是GPS接收机内信号处理的第一步。捕获过程可以粗略地估算出可见卫星信号载波多普勒频移和码相位,并将估算值传送给后续的跟踪程序。捕获的速度直接决定GPS接收机的性能。基于相关运算的信号捕获算法主要分为时域相关法和基于FFT的循环相关法,因此在基-2FFT循环相关法的基础上提出基-4FFT循环相关法,通过接收真实GPS卫星数据并进行MATLAB仿真分析,最终给出时域相关法、基-2FFT和基-4FFT循环相关法对应的捕获结果与仿真时间。结果表明,在捕获结果相同的前提下,基-4FFT循环相关法的运算速度有所提升。     

基于存储器的3 780点FFT的FPGA设计和实现

介绍一种基于存储器的3 780点FFT的FPGA设计和实现,把3 780分解为7×9×5×4×3共5级,每一级进行对应点的WFTA[1]运算,并利用in-order、in-place PFA[2]算法,实现了每一级存储器读写地址的一致性.同时对整个系统的功能进行仿真和分析,其性能满足了TDS-OFDM[3]系统的信噪比要求.     

基于FFT/iFFT的GPS信号捕获算法研究

利用快速傅立叶变换和反变换（FFT/iFFT）在频域实现循环相关是一种GPS C/A码快速捕获的有效方法,其可以将时频二维的联合滑动相关搜索转化为一维频域搜索,实现了伪码的并行搜索,可以有效地缩短GPS信号的捕获时间。同时,针对弱信号捕获提出了相关和非相干累积的方法,并给出了试验结果。     

GPS信号快速捕获算法及FPGA实现流程设计

针对GPS信号快速捕获的技术实现问题,提出了一种基于循环相关的快速捕获算法。详细分析了本地C／A码采样过程,阐述了中频信号的重采样技术,给出了快速捕获算法的FPGA实现架构,并进行了仿真实验。仿真结果表明,在信号功率为-130dB左右时,系统能捕获到GPS信号,并可明显节省系统硬件开销。     

在窄带干扰环境中利用FFT捕获GPS卫星信号

本文介绍了采用FFT捕获GPSC／A码信号的方法，它可有效提高对GPSC／A码信号的捕获速度；利用FFT将信号变换到频域，在频域对GPS信号的窄带干扰信号加以消除，可提高在窄带干扰环境中对GPS卫星信号的捕获概率。     

基于FPGA流水线结构并行FFT的设计与实现

根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计.处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存.采用硬件描述语言verilog完成设计,并进行综合、布局布线,测试结果与MATLAB仿真结果相吻合.     

FFT算法的FPGA实现

在信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足信号处理的实时性要求。针对这个问题,本文研究了基于FPGA芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Alter公司的CycloneⅡ系列FPGA芯片EP2C35F672C8,用VHDL语言编程,最后分别使用Quartus Ⅱ和Matlab软件开发工具验证实现。     

基于FPGA的基-6FFT算法的设计与实现

介绍了一种基于FPGA的FFT算法的实现——以Altera公司的FLEX10K系列产品为硬件平台,用VHDL语言和电路图完成系统设计描述,用MAX plusⅡ软件进行编译、综合和下载,实现了6点实序列DFT算法,并给出了仿真测试的结果。在FPGA芯片上运行的FFT算法具有速度快且抗干扰能力强的硬件实现的优点,用VHDL语言实现的基于IP核FFT算法具有很好的可移植性,可以重复使用,大大提高了设计效率。     

基于IP核的FPGA FFT算法模块的设计与实现

介绍了一种基于IP核的FFT算法的设计与实现方法。FFT IP核允许设置不同的计算参数与结构,可以方便灵活地实现FFT算法。详细分析了FFT IP核的各个参数的意义。研究结果表明,应用FFT IP核能够设计出符合不同性能要求的高性能的傅里叶变换处理模块,缩短开发周期,节约成本。     

基于FFT的GPS信号二维大规模并行捕获

GPS接收机中信号捕获通过粗略调整本地复制信号的码相位和载波频率与卫星信号同步.信号捕获实际上一个二维的搜索过程,其主要挑战是计算复杂度.基于FFT的二维并行捕获方法,可以一次搜索整个二维不确定空间,在减少计算复杂度的同时提高了捕获性能.仿真结果表明,采用35 ms的捕获时间可以90%概率捕获到载噪比为34 dB-Hz的卫星信号.     

基于FPGA的高速流水线FFT算法实现

提出了在FPGA（现场可编程门阵列）上实现1024点基4-FFT（快速傅里叶变换）算法的设计方案。方案对FFT算法的核心单元即蝶形运算单元的结构进行了分析和优化,用一个复乘器通过时序控制实现了和3个复乘器同样的效率,而且对整个算法的流程采用了流水线式的工作控制方式,不仅节省了FFT在FPGA上实现时占用的硬件资源,并且极大地提高了算法的运算效率。最后给出了仿真实验结果,并同MATLAB的FFT运算结果进行了对比。结果显示,在100MHz时钟条件下,本方案完成1024点的基4．FFT运算仅需51．28μs,完全满足高速FFT运算的实时性要求。     

基于FFT的校频技术及其FPGA实现

在全数字化MPSK(多相移键控)解调中,有时存在着相当大的相对载波频偏,导致接收机不能正常工作.文中介绍了基于最大似然准则的FFT(快速傅里叶变换)频偏估计算法,分析了该算法的复杂度,并将该算法应用于MPSK信号载波恢复,达到对频偏进行有效估计并矫正的目的.首先给出了应用FFT频率估计器的MPSK信号载波恢复结构,以及在FPGA(现场可编程门阵列)上实现该算法的关键技术.在使用IP核的基础上,详细描述了FFT频率估计器在FPGA中的实现过程.最后分析了算法实现时需要的硬件资源和性能.     

基于FPGA的可扩展高速FFT处理器的设计与实现

本文提出了基于FPGA实现傅里叶变换点数可灵活扩展的流水线FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、级间混序读/写RAM地址规律、短点数FFT阵列处理结构以及补码实现CORDIC算法的流水线结构等。利用FPGA实现的各功能模块组装了64点FFT处理器。从其计算性能可知,在输入数据速率为20MHz时,利用此结构实现的FFT处理器计算1024点FFT的运算时间约为52μs。     

基于FPGA的可配置 FFT IP核实现研究

针对FFT算法基于FPGA实现可配置的IP核。采用基于流水线结构和快速并行算法实现了蝶形运算和4 k点FFT的输入点数、数据位宽、分解基自由配置。使用Verilog 语言编写,利用ModelSim仿真,由ISE综合并下载,在Xilinx公司的Virtex-5 xc5vfx70t器件上以200 MHz 的时钟实现验证,运算结果与其他设计的运算效率对比有一定优势     

DAB系统中2048点FFT的FPGA实现

针对DAB模式I下的系统参数,本文介绍了OFDM调制中2048点FFT的FPGA实现技术关键点,包括蝶形运算的设计,数据存储地址的产生,旋转因子及其存储地址的产生.同时介绍了块浮点结构实现FFT的方法.