便携式设备电路设计中的ESD防护

文章介绍了便携式设备电路设计中常用的ESD防护方法,分析对比了这些方法的优缺点,在此基础上提出了新的防护方法,详细分析了新方法的特性,并用实际案例验证了其有效性.     

电子制造行业ESD接地防护系统的实施方法

随着电子技术的快速发展,产品向小型化、智能化和功能集成化的方向发展,对电子产品制造过程中的ESD防护的要求也越来越高.介绍了在电子制造企业中建立一个ESD等电位接地系统的防护方法,重点介绍了在EPA区域内出现的各类导体的等电位连接的实施方法,以及日常监控、管理和维护的方式.     

ESD的防护策略

通过对现行的一些ESD防护方案的分析,发现了它们的缺陷：对电气应力与静电放电区分不清,系统未能有效地识别：提出了确立防护方案的基本条件：明确系统的防护等级,遵从各类标准的性能指标要求,实施ESD管理.并结合生产的实际情况,从防护等级的确立、数据的获取、装置的监控、防护措施的确定以及防护方案的实施,讨论了工业生产中的ESD防护;从包装材料的筛选、包装的检查、包装标注和测试,分析了ESD防护包装的具体实现;从工作面、工作间的测试和接地的有效搭接,研究了ESD的防护与控制策略.     

合理有效地预防和控制ESD危害

正静电就如我们周围的细菌一样,由于原子分子存在,任何物质只要有接触和分离,甚至不接触,通过感应都会产生静电。只要静电电位不相等,静电放电(ESD)就会发生。现代电子元器件的密度越来越大,速度越来越快,其抗静电的能力越来越弱。那么如何防护静电与控制ESD的发生呢?只要合理有效地控制人体静电放电、设备静电放电,控制元件操作附近的静电电压/电场就能控制绝大部分生产过程中的静电放电。     

一种验证ESD发生器放电电流性能的简易方法

针对GB/T 17626.2-2018静电发生器放电电流的校验,提出了一种简易的校验方法.该方法用实验室一般常用的设备即可进行,避免了实验室必须具有电流靶、电流靶适配器才能开展校验的情况.该方法用定向耦合器替代电流靶,实现了为静电发生器加载和放电电流信号取样的功能.用此方法,可以测量放电电流峰值、30 ns处放电电流幅值、60 ns处放电电流幅值、放电电流脉冲的上升时间和下降时间,实现对静电放电发生器放电电流性能的校验.该方法简单易行,随时可以进行.     

ESD保护电路

静电放电(ESD)常常是导致设备损坏的根源之一,这些设备通常安装在工厂的地面或现场。由于这种失效常常表现为其它类型的故障,因此很难找到真正的故障原因。例如在制造过程中,终检时的不合格产品往往可以追踪至一个损坏的元件或组件,经过进一步研究后会发现是OEM制造或测试中的某道工序使其遭到了ESD侵袭。     

MOS器件的ESD失效

静电放电(ESD)对半导体器件,尤其是金属氧化物半导体(MOS)器件的影响日趋凸显,而相关的研究也是备受关注.综述了静电放电机理和3种常用的放电模型,遭受ESD应力后的MOS器件失效机理,MOS器件的两种失效模式;总结了ESD潜在性失效灵敏表征参量及检测方法;并提出了相应的静电防护措施.     

电子产品中静电防护问题研究

本文介绍了静电起电、静电放电(ESD)的机理及静电放电的危害,进一步阐述了人体感知静电和产品潜在损伤等问题及其产生的原因.针对静电积聚、静电敏感度和静电耦合能量等产生静电放电的前提条件,按照抑制起电、控制积聚的防护原则,提出了减少静电放电危害,提高电子产品可靠性的具体措施,在设计阶段对产品进行ESD防护网络设计,在生产...     

一种新的ESD扰度衡量方法

通过分析ESD模拟器的波形测量数据,提出了一个新的ESD波形指标：前60ns放电能量。该指标比传统指标更能反映ESD扰度的总体特性,试验证明该指标测量一致性较高,测量误差小。在ESD模拟器的合格判定和问题诊断中,该指标可以起辅助作用。     

集成电路中的ESD保护

随着科学技术的飞速发展、微电子技术的广泛应用及电磁环境越来越复杂,对静电的电磁场效应,如电磁干扰(EMI)及电磁兼容性(EMC)问题越来越重视.简要介绍静电放电(ESD)的产生及在集成电路工艺、器件中的防护措施,并提供了现今流行的保护电路.     

集成电路抗ESD设计中的TLP测试技术

介绍了一种研究器件和电路结构在ESD期间新的特性测试方法——TLP法，该方法不仅可替代HBM测试，还能帮助电路设计师详细地分析器件和结构在ESD过程中的运行机制，有目的地进行器件ESD保护电路的设计，提高器件的抗ESD水平。     

静电实验

对产品进行必要的静电测试有利于保证产品在进入市场后的可靠性,提高产品的质量.本文就电子产品的静电实验做了较为详细的叙述,另外还就实验中可能出现的一些问题做了提示.     

RFID的多功能ESD保护电路设计

设计了一个适用于RFID的多功能ESD保护电路，并对其工作原理和测试结果进行了论述。这个保护电路不仅能够进行传统的ESD保护。还可以避免内部电路因受到过大场强而产生的高电压造成的损坏，实现RFID限压功能．将狭义的ESD保护电路推广为广义的限压保护电路。仿真结果表明，此电路性能完全符合ISO／IEC 10373国际标准的要求。这种新的设计方法大大缩小了芯片版图面积，进而降低了芯片成本。     

HDMI接口的ESD防护设计

HDMI 1．3中实现了较高的分辨率和像素深度,集成电路制造商已经持续地缩小了它们的器件中的晶体管、互连和SiO2绝缘层的尺寸,这就导致高速器件的结构更小．因而在较低的能级也易于受到击穿效应的破坏。在发生ESD的时候,SiO2层很可能断裂,金属线很可能开路或桥接。     

静电（ESD）的产生和防护

静电在我们周围随处可以产生,虽然对人体影响不大,但对一些电子元器件却能产生很大影响。有多种办法可以减少甚至消除静电的影响。文中从人体、机器、材料、环境、方法五个方面来介绍了静电的防护。     

CMOS电路中ESD保护结构的设计

本文研究了在CMOS工艺中I/O电路的ESD保护结构设计以及相关版图的要求,其中重点讨论了PAD到VSS电流通路的建立。     

数控系统的静电防护设汁

静电放电(ESD)是数控系统损坏失效的主要因素。论述了ESD的产生原因以及危害与影响,探讨了ESD防护措施以及静电放电抗扰度试验。     

CMOS片上电源总线ESD保护结构设计

随着集成电路制造技术的高速发展,特征尺寸越来越小,静电放电对器件可靠性的危害也日益增大,ESD保护电路设计已经成为IC设计中的一个重要部分.讨论了三种常见的CMOS集成电路电源总线ESD保护结构,分析了其电路结构、工作原理和存在的问题,进而提出了一种改进的ESD保护电源总线拓扑结构.运用HSPICE仿真验证了该结构的正确性,并在一款自主芯片中实际使用,ESD测试通过±3 000 V.     

功率集成电路中的高压电源和地之间的ESD保护

重点讨论了应用于功率集成电路的高压电源和地之间的一种采用动态检测电路的ESD保护电路,介绍了他的电路结构和工作原理,利用HSpice软件对其在ESD脉冲和正常工作2种情况下的功能进行了仿真,并模拟了保护电路中各器件的尺寸对电路性能的影响。仿真结果证明这种保护电路能满足ESD保护的要求,实际流水结果通过了4 kV HBM测试。     

功率VDMOS器件ESD防护结构设计研究

随着半导体工艺的不断发展,器件的特征尺寸在不断缩小,栅氧化层也越来越薄,使得器件受到静电放电破坏的概率大大增加。为此,设计了一种用于保护功率器件栅氧化层的多晶硅背靠背齐纳二极管ESD防护结构。多晶硅背靠背齐纳二极管通过在栅氧化层上的多晶硅中不同区域进行不同掺杂实现。该结构与现有功率VDMOS制造工艺完全兼容,具有很强的鲁棒性。由于多晶硅与体硅分开,消除了衬底耦合噪声和寄生效应等,从而有效减小了漏电流。经流片测试验证,该ESD防护结构的HBM防护级别达8 kV以上。