容错控制系统的一类新型阵列码技术

随着现代化生产的不断发展,控制系统变得日渐复杂,出现各类故障的可能性也随之增大.为了解决控制系统复杂化引起系统安全性减低的问题,人们将编码技术作为一种软件冗余技术应用于控制系统,由于控制系统具有强实时性的要求,因此阵列码技术成为主流技术.阵列码技术虽然具有纠错时间短的优点,但是纠错能力有限,一般只能纠正一到两个磁盘错误.针对上述不足提出一种能够在三个磁盘同时发生错误的条件下有效恢复数据的新型阵列码-扩展X码,给出编译码算法,并将其应用于火箭控制系统的容错.     

一种新的三容错最大距离可分阵列码

随着海量存储系统的发展,双容错数据布局已不能满足系统对可靠性要求.在双容错行对角线奇偶码的基础上,只增加1冗余校验列,提出一种新的3容错最大距离可分阵列码.采用二元矩阵给出了新的阵列码代数编码定义,并通过基二元矩阵变换,给出结构简单易于软硬件实现的译码算法.并理论上证明新阵列码具有最大距离可分编码特性,空间利用率达到了3容错编码最优.与现有其它3容错编码进行比较,分析结果表明新码的编译码效率,小写性能,以及平衡性的综合性能达到最优.     

基于改进喷泉码的高可用性数据冗余方案

分析线性喷泉码、改进的LT码和Raptor码,研究预编码技术,阐述基于RS码的改进型Raptor码技术。该技术能克服LT码解码代价不固定的缺点,具有解码率高、抗删除能力强等优点,适合处理数据网络传输的安全问题和数据的高可用性问题。仿真结果表明,改进型Raptor码较LT码在相同编码冗余度下提高了可译码概率,在一定可译码概率下降低了编码冗余度要求。     

基于改进CORDIC算法的QR码快速检测硬件实现方法

针对如何快速准确地对QR码进行检测译码的问题,提出了一种基于改进CORDIC算法的QR码快速定位与校正提取的硬件实现方法.通过摄像头获取图像,并经过一系列的硬件模块预处理,能够快速准确地定位并提取出QR码图像.其中旋转校正提取采用改进型CORDIC算法,可以实现360°内的旋转校正.改进型CORDIC算法采用移位和加法...     

RS柯西码编码算法改进研究

针对RS(Reed-Solomon)算法编码过程涉及有限域运算,复杂度高,效率低,运算代价难以被大规模分布式存储系统所接受等问题,提出了一种RS柯西码编码改进算法。该算法用贪心算法选取局部最优柯西矩阵,减少柯西码的计算量。同时,引入二进制矩阵替换柯西矩阵中的有限域元素进行阵列化,将有限域运算转换为异或运算,并对阵列进行运算优化,进一步减少计算量,增加柯西码的编码效率。根据仿真实验表明,改进后RS柯西码与通过遍历得到的最优柯西矩阵的柯西码相比,计算量更小,与编码效率著称的阵列码中的EVENODD码和STAR码相比,编码效率更高。并且具有类似阵列码性质,能够选择更简单高效的译码方法,在一定程度上提高解码效率。     

Lamda码:一种新的纠双删阵列码

为了解决集成存储系统或者分布式存储系统中的数据安全问题,提出了一种新的阵列码,名为Lamda码。Lamda码可以同时恢复最多两个删除错,或者纠正一个突发错误。该码是极大距离可分码(MDS),因此理论上具有最优的空间效率,并附有相应的证明。详细描述了编码算法与解码算法,同时讨论了相应算法的复杂度问题。结论表明,Lamda码也是一种有效的数据冗余方案。     

基于多斜率码链的阵列纠删码

针对当前大多阵列纠删码容错能力偏低以及构造时需要满足的约束条件较强的问题,提出一类基于码链构造的阵列纠删码。该阵列纠删码使用不同斜率码链组织数据元素和校验元素间的关系,从而能达到理论上不受限制的容错能力;而在构造时避开了类似素数约束的强约束条件,易于实用和扩展。仿真实验结果表明,相对于RS（Reed-Solomon）码,基于多斜率码链阵列纠删码在运算效率上的提升超过了2个数量级;在固定的容错能力下,存储效率能随着条块尺寸的增加而提高。此外,该类阵列码的修复代价和更新代价为一个固定常量,不会随着系统规模的扩大或容错能力的提高而增加。     

低编译复杂度的双容错阵列码

纠删码技术是独立磁盘冗余阵列-6(RAID-6)的双容错能力的底层实现技术，它的性能是左右RAID-6性能的重要因素。针对RAID-6中常用阵列纠删码的I/O不平衡和数据恢复速度慢的问题，提出一种基于异或（XOR）的混合阵列码——J码（J-code）。J-code采用新的校验生成规则，首先，利用原始数据构造的二维阵列计算出对角校验位并构造新的阵列；然后，利用新阵列中数据块之间的位置关系计算得到反对角校验位。此外，J-code将原始数据与部分校验位存储于同一磁盘，能减少编译码过程中的异或（XOR）操作次数和单盘恢复过程中读取数据块的个数，从而降低编译码复杂度和单盘故障修复的I/O成本，缓解磁盘热点集中现象。仿真实验结果表明，相较于RDP(RowDiagonal Parity)、EaR(Endurance-aware RAID-6)等阵列码，J-code的编码时间减少了0.30%～28.70%，单磁盘故障和双磁盘故障的修复用时分别减少了2.23%～31.62%和0.39%～36.00%。     

基于V码的高可靠性磁盘阵列容错模型

在磁盘阵列模型中,关键是如何实现容许多个磁盘阵列故障使得系统性能达到最优。该文提出了一类新的纠双错编码――V码,使用该编码的磁盘阵列数据布局,阵列的盘数可以为偶数,校验信息均匀分散在阵列每个盘中,容许任意2个磁盘故障。与其它纠双码的磁盘阵列布局进行比较,当阵列盘数为偶数时,V码阵列布局具有最优性能,编译码复杂度、冗余率达到最低以及小写性能最优,利于解决磁盘阵列I/O问题。     

基于MEL的纠删码容错能力分析

最小删除错误列表（Minimal Erasure List,MEL）是最近提出的一种衡量纠删码容错能力的新方法。MEL方法不但能够反映码字的汉明距离,而且还能充分描述其他各种情况下码字的容错能力。因此,MEL可以作为各种码字容错能力的一个度量标准。将MEL方法用于阵列码的分析与比较,详细分析了常见阵列码（例如EVENODD）的MEL性质,显示了阵列码构造参数与容错能力之间的关系。改进了MEL的构造算法。     

一种改进的光伏阵列最大功率点跟踪方法

针对光伏阵列最大功率点跟踪常用的控制方法即恒压法、扰动观察法、增加电导法存在的问题,提出了一种将恒压法和扰动观察法相结合的快速最大功率点跟踪控制方法。该方法采用恒压法获取光伏阵列最大功率点处的近似电压,然后根据光伏阵列的输出电压与该近似电压的差值确定扰动步长:如果差值较大,则表明光伏阵列工作点离最大功率点比较远,应采用较大的步长;如果差值较小,应采用较小的步长,从而减小功率振荡。仿真和实验结果表明,该方法不仅可快速跟踪光伏阵列的最大功率点,而且可有效减小功率振荡。     

改进的二进制循环码盲识别方法

目前已有的循环码盲识别方法在低码率编码条件下效果较好,但在高误码率及高码率条件下不能高效识别,或者只针对循环码中某一子类。为有效解决高误码率以及高码率编码下的循环码盲识别问题,提出一种基于矩阵变换和码重分布的方法,首先对接收序列按估计码长构造矩阵,并对矩阵进行初等变换;然后利用改进的码重分布距离公式对循环码进行盲识别。仿真结果表明该方法在高误码率以及高码率编码时可实现高效的循环码盲识别。     

一种循环码参数的全盲识别方法

针对循环码参数的全盲识别问题,利用实际序列与随机序列码重分布差异最大的特性,提出了基于数据挖掘中的相似性度量函数与统计学中的斯皮尔曼等级相关系数进行融合来识别码长和起始点的方法,在此基础上,利用有限域同构的原理,选取码重概率最大的码字进行伽罗华域的傅里叶变换来识别生成多项式,实现了对循环码的全盲识别。理论分析及仿真实验表明,该算法简单易行,容错性较强,在误码率为0.01的条件下对中短码的识别效果较好。     

单片机的PLC编译程序设计

论述基于单片机的PLC独具特点的目标程序框架结构,定义基于单片机的PLC源语句标准集合及数组表示方法和目标代码集合,阐述了源语句和目标代码之间的映射关系和编译方法,并分析该编译程序结构和盲码技术.对其他单片机应用编译程序编制有一定的参考价值.     

基于遗传算法的盲源信号分离

从混合观测数据向量中恢复不可观测的各个源信号是阵列处理和数据分析的一个典型问题.独立分量分析是解决该问题的新技术,而基于四阶累计量的联合对角化(JADE)算法是独立分量分析最常用的算法,但此算法在k＞2时得到近似解,且结果不精确.提出了一种基于遗传算法盲源信号分离的算法,此算法克服了JADE算法的不足,理论分析和仿真结果表明了该算法的可行性和有效性.     

基于改进D*算法的无人机室内路径规划

针对多旋翼飞行器室内无GPS信号时的导航问题,本文采用二维码阵列构建室内定位系统,基于改进D*算法实现无人机室内路径规划,从而实现飞行器在室内的自主导航和避障。基于ArUco二维码设计了地面阵列为无人机提供了全局精确定位信息,使用改进D*算法保证了无人机在飞行过程中能自主进行路径规划和飞行。通过设计实验对改进D*算法进行了数值仿真验证,并在实际无人机的飞行中应用。实验结果证明:所提改进算法较传统D*算法能更好地保证无人机的飞行安全,同时基于二维码阵列的定位方式不但具有较高精度同时成本低易于实现。     

基于改进信息最大化法的盲多用户检测

针对多用户检测中的多址干扰（MAI）,给出了改进信息最大化（I infomax）的盲多用户检测算法．该 算法利用扩频码初始化学习向量,实现了多用户的盲检测．仿真结果及分析表明,算法在误码率、收敛速度和用户 容量等方面优于Infomax 算法及传统盲多用户检测算法．     

高性能准循环LDPC码构造方法的改进

高性能准循环低密度奇偶校验码构造的1/2码率的码的度分布存在一定局限性。针对该问题,重新布置校验矩阵中单位循环移位矩阵的分布,改进构造校验矩阵的方法。仿真结果表明,改进方法具有有效的编码算法,使度分布能满足1/2码率的最佳度分布,且能在同等码长的情况下得到更优的性能。     

高性能准循环LDPC码构造方法的改进

高性能准循环低密度奇偶校验码构造的1/2码率的码的度分布存在一定局限性。针对该问题,重新布置校验矩阵中单位循环移位矩阵的分布,改进构造校验矩阵的方法。仿真结果表明,改进方法具有有效的编码算法,使度分布能满足1/2码率的最佳度分布,且能在同等码长的情况下得到更优的性能。