纠错纠删RS码的快速译码及硬件实现

本文首先简要叙述了里德-索罗门(RS)码译码的基本原理，然后阐述了一种有效的不用求逆的(Inverse-Free)BM算法的RS译码，并对其译码算法进行改进，且把该算法应用在RS码的纠错纠删译码上，最后给出了这种算法RS码译码的硬件电路实现结构。     

Punctured Woven卷积码的设计与仿真

编织(Woven)码是一类包容性极强的新型纠错码,由于其自身的组合性导致它的编码效率不高、译码延迟大及硬件复杂性高,这些缺点制约了编织卷积码(WCCs)的应用。为了推动WCCs在实际通信系统中的应用,提高其编码效率,该文采用了删余技术,提出将其内外成员码分别进行删余。对删余WCCs在加性的变斯噪声(AWGN)信道上进行了设计与仿真,证实了删余后的外经结构WCCs在相同的码率和相同的外编码器个数情况下有比非删余的WCCs更优的误码率(BER)性能,且大大降低了其编译码的复杂性,提高了其编码效率。     

一种高吞吐率的系统Raptor码并行译码方法

在系统Raptor码译码中，针对高复杂度的高斯消元运算导致译码延时大、吞吐率低的问题，提出一种低延时高吞吐率的降维并行译码方案。该方案采用仅对少量丢包译码的低复杂度降维运算，替换对全部源数据包译码的高斯消元运算，降低译码延时；并针对降维译码采用全并行的硬件结构实现，提高译码吞吐率。依此方案，在Xilinx FPGA XC7K410T平台上实现系统Raptor译码器。测试结果表明，当网络丢包率在10-2以下时，译码数据吞吐率达到3.5 Gbps，是相同硬件下采用高斯消元译码实现的80倍以上。     

正则低密度纠删码的分析

深入研究了基于正则度序列的低密度纠删码,通过对正则度序列的详细分析,提出了正则低密度纠删码可接受最大损失的一个结论.利用这一结论对(3,6)和(d,nd) 正则度分布给出了两阈值δ (3,6)与δ (d,nd)的关系(d≥3,n≥2).同时从理论上证明了基于(d,2d) 正则度序列的低密度纠删码都不是渐近最优码(d≥3),而且给出了这一结论的直观性解释和仿真结果.这些分析有助于低密度纠删码度序列的设计.     

高性能超低延迟BCH译码器电路结构设计

针对BCH译码算法纠错性能的局限性和译码算法中查找表规模较大的问题,以及处理器对可靠性和低译码延迟的设计需求,本文设计了BCH码和循环冗余校验码的级联纠错编码方案的数据结构。采用避免求逆的Berlekamp-Massey译码算法,结合有限域元素运算方法,优化了错误位置搜索过程,给出了面向超大规模集成电路的低延迟译码器结构。以实时计算元素系数的方式代替了查找表,缩减了电路的面积。采用65 nm工艺完成了译码器的超大规模集成电路设计,译码器具有随机9位的纠错能力,电路面积为436 333μm²,在200 MHz工作频率下译码延迟仅为2.795μs,译码器的数据吞吐率可以达到191 MB/s。在保持译码性能的同时,达到了低译码延迟、低功耗的设计需求。     

IEEE802.16e中的LDPC码分析

IEEE802.16e协议相对于IEEE802.16d协议,增强了对终端移动特性的支持。同时,在编码部分,增加了对低密度奇偶校验(LDPC)码的支持。LDPC码是一种逼近香农极限的线性分组码,译码复杂度较低。编码方面,IEEE802.16e协议中给出了一种具有准循环特性的监督矩阵,大大降低了编码的复杂度。本文将主要介绍协议中的LDPC码的编码过程和一种简单的Min-Sum迭代译码算法。     

LDPC码与RS码的联合迭代译码

针对LDPC码与RS码的串行级联结构,提出了一种基于Chase的联合迭代译码方法。软入软出的RS译码器与LDPC译码器之间经过多次信息传递,性能可以逼近最大似然译码。模拟结果显示:AWGN信道下这种基于Chase的RS码与LDPC码的联合迭代译码方案可以获得约0．5 dB的增益。     

一种对奇偶校验比特按组删余的速率兼容编码

以多维累加交叉并行级联单奇偶校验码为母码,提出了一种具有线性编码复杂度的删余速率兼容编码．将母码的每个编码支路所输出的奇偶校验比特分为一组,利用高斯近似密度进化方法确定各组奇偶校验比特的删余优先级别,通过对奇偶校验比特按组删余,构建了一组速率兼容编码．仿真结果表明,该编码在不同码率的误比特率性能均优于以(3,6)规则LDPC码为母码构建的删余速率兼容编码的性能．     

基于DCME算法的RS(255,223)码的译码器实现

针对RS(255,223)译码问题的特点,研究了一种新的DCME译码方法.相比于其它修正的Euclid算法,具有无需计算阶数,只需经过2t个时钟周期就可以完成关键方程求解的特点,有效地减少了硬件资源的开销及时序控制的复杂度.以错16位的极限情况为例,完成了RS(255,223)译码器的FPGA实现,给出了译码过程中各步骤的仿真结果.采用此方法设计的RS(255,223)译码器具有控制单元简单、模块结构规则,易于FPGA实现,可用于高速场合等特点.     

针对特定LDPC码的多子译码器并行组合译码方法

对于分组纠错码的译码,由多个子译码器构建的并行译码系统比单译码器系统有较大的性能提升,但是可实现并行译码处理的子译码器的构造却是一个挑战性难题.为此,该文提出一种针对特定LDPC码的适于BP译码算法运用的多子译码器并行组合译码方法.该方法针对基于本原多项式构造的一类LDPC码的译码尤其有效,其特点是:各个子译码器所依赖...     

适于高速处理的TPC全并行译码结构

早期设计的TPC(Turbo Product Codes乘积码)译码器中,行列译码器顺序处理,半迭代之间外信息矩阵的重构引入了大量译码延迟,限制了译码器的处理速度。当采用m-译码器作为子译码器,并对译码初始位置进行适当调整,同时引入了位置转换网络,可以得到一种全并行的译码结构。通过对比测试,与传统译码器相比,全并行译码器的数据处理速度获得极大提高,同时译码延迟降低,非常适于现代高速通信的需要。     

802.16j集中和分布控制模式传输效率分析与仿真

具有中继功能的802.16j协议,是为了增加基于802.16e网络的覆盖能力和容量.新的网络结构在原有网络基础上加入了中继站来进行中继通信,既可以增加本小区网络的覆盖范围,又可以解决非视距传输问题.针对加入新的中继站,带宽资源的控制和管理不再由基站统一管理,IEEE标准制定工作组定义了两种控制方式--集中式和分布式,但没有定义两种控制模式的适用范围.通过分析和仿真说明,集中式适用于拓扑简单的网络,可以提高小区资源利用率.而分布式适用于复杂网络,从而减少信令交互次数和延时.     

IEEE802.16d的服务质量框架设计

在基于IEEE802.16d协议的无线视频传输中,为了满足数据实时性的需求,针对服务质量(QoS)框架做的不足提出了补充和改进,并在已有框架的基础上设计出了新的QoS调度框架。在新设计的调度框架中,根据IEEE802.16d协议支持的4种服务流的特性,为每种服务流选择合适的调度算法来保证数据被正确传输。最后通过对主动授予业务(UGS)、实时轮询业务(RPTS)服务流在不同框架下的仿真分析,验证了新框架的优点。     

二阶幻方卷积码的构造及译码

以线性分组码和卷积码为基础构造出一类(2k,k,2)卷积码,并通过定义一种三维矩阵进行了状态转移描述.通过引入各种矩阵处理模块,构建出一种具有并行处理能力的维特比矩阵译码器,这种译码器的单一结构有利于对其进行分析和设计.仿真实验表明,该类卷积码的确具有高效的译码速度和优良的纠错能力.     

自适应ARQ系统中基于跨层设计的优化方法

针对IEEE 802.16e系统中的混合自动重传请求（HARQ）协议,将数据链路层的子包传输机制与物理层的自适应调制编码技术（AMC）有效地结合,提出一种基于跨层设计的自适应参数优化选择方法,该方法以最大化系统吞吐量为目的,研究了HARQ子包数目和调制编码方式的联合最优解.同时,还给出了考虑链路层HARQ协议的AMC切换门限准则.仿真结果表明,该参数优化方案能够更好地匹配信道的时变特性,在增加少量复杂度为代价的前提下,实现了系统吞吐量的进一步提高.     

一种改进的高速Reed-Solomon译码算法及其FPGA实现

对欧几里得译码算法做了进一步的改进．根据新算法在解关键方程模块中采用了新颖的迭代流水线结构以提高电路工怍速度、减小电路面积，设计了高速Reed—Solomon译码器．设计的流水线全并行有限域乘法器，有效解决了传统译码器的速度性能瓶颈．在新的译码器架构基础上，设计了译码器的门级电路，用Xilinx的VirtexⅡ XC2V1000进行了实现和仿真。获得了理想的成果．     

IEEE 802.16系统中针对AMR语音编码器的上行VoIP调度

针对IEEE 802.16系统中基于自适应多速率(AMR)语音编码器的IP语音(VoIP)业务,提出了一个新的上行调度算法。该算法在用户的语音静默期,向信道质量指示(CQI)信道发送特殊的码分多址(CDMA)码来申请带宽。然后从系统容量、吞吐量、时延和系统信令开销方面分析了所提策略的性能,并且做了仿真实验。从理论分析和仿真结果可以看出：新算法可以比传统算法增加系统容量和吞吐量,减少平均访问时延。     

IEEE802.16e中的卷积Turbo码编译码算法研究

为了分析不同设计参数对IEEE802.16e中卷积Turbo码(CTC)性能的影响以及对比IEEE802.16e支持的CTC和卷积码的编码性能,介绍了IEEE802.16e中的CTC的编码过程,给出了编码过程中的循环状态确定方法的推导过程,分析了CTC的迭代译码结构和译码算法,最后对CTC的性能进行了仿真.仿真结果表明:在相同码率和相同调制方式下CTC的编码增益要比卷积码大,采用CTC比采用卷积码有着明显的性能优势.因此在码率较低、信道状况较好或对系统实时性要求严格的情况下,可考虑使用卷积码,以降低信道编码的复杂度;而在码率较高、信道状况较差或对误码率要求严格时,可考虑选用CTC编码方案,以保证通信的可靠性.     

RS码的一种简化译码方法

提出了以解有限域二次方程为基础的简化译码方法,与常规ＲＳ译码器比较,该方法提高了译码速度并简化了译码器的结构。