共查询到20条相似文献,搜索用时 46 毫秒
1.
在组合逻辑电路中竞争是一种特有的现象,该现象是由同一输入信号经过不同的逻辑门电路后到达同一终点时产生的延迟时间差造成的,而竞争现象的发生往往容易引起冒险现象的发生。因此,在对组合逻辑电路进行设计时,应尽量避免电路中出现竞争冒险现象,因为它会导致组合逻辑电路在逻辑设计上虽然准确无误,但是会在实际的调试运行过程中得到错误的结果。文章在对竞争冒险现象产生的原因,识别方法分析的基础上,介绍了一种简单易操作的卡诺图法来识别和清除竞争冒险现象。 相似文献
2.
:当一个逻辑门的几个输入端同时改变状态 ,并且其输出信号值依赖于输入信号跳变的次序时 ,就有可能导致瞬时出错 ,即潜在的冒险现象。本文分析了组合逻辑电路产生竞争冒险的原因 ,并在讨论传统的检测基础上 ,提出了逻辑电路竞争冒险检测的三值模拟算法 相似文献
3.
贺瑞静 《沈阳建筑工程学院学报(自然科学版)》1982,(2)
竞争与冒险现象是组合逻辑电路与时序逻辑电路中存在的一种随机现象,目前一些参考资料中讲述不多或者多限于文字叙述。本文根据自己的体会,以电平异步时序电路为模型,用流程表、逻辑函数式、时序波形图几种形式,仅对异步时序逻辑电路中的竞争现象做了较细致的理论分析,同时通过例举实例对几种较复杂的无竞争的状态编码方法做了部分介绍。 相似文献
4.
5.
用Multisim平台展现组合逻辑电路竞争冒险现象,从理论上分析产生原因,是由于门电路延迟和输入信号经不同级数的门传输而造成的。竞争冒险会使电路产生错误的结果,影响电路的正常工作。判断已设计电路是否存在竞争冒险现象,可以采用理论分析代数法和卡诺图法、计算机软件仿真法、实测法。电路出现竞争冒险可以采取增加冗余项、触发器读取输出信号、输出端并联电路等措施消除。用Multisim仿真软件验证消除竞争冒险,结果与理论分析一致,达到较好的效果。 相似文献
6.
本文论述了时钟脉冲Cp在分析时序逻辑电路中的重要性,以及怎样把Cp当成一个输入变量来建立更严密的特性方程和状态方程,并探索了考虑Cp的状态方程在判断竞争冒险现象方面的应用。 相似文献
7.
8.
9.
CPLD应用中计数器竞争-冒险现象的一种消除方法 总被引:3,自引:0,他引:3
针对CPLD应用中计数器存在竞争-冒险现象的特点,为了能在基于CPLD的时序系统的设计中正确地、方便地使用计数器的输出,提出了一种消除CPLD计数器输出竞争-冒险现象的简便方法。仿真结果表明了该方法的有效性。 相似文献
10.
邹本浩 《淮南矿业学院学报》1995,15(3):90-95,120
用手工作业方法,发现与消除逻辑网络中的竞争冒险现象,现已不适应形势的需要。本文针对此,提出利用计算机自动发现与消除逻辑网络中的竞争冒险,从而提高逻辑网络的可靠性。文中提供的源程序业已调试成功。 相似文献
11.
盛基俨 《河北机电学院学报》1996,13(2):15-20
本文以逻辑电路快速化简法为基础,提出了一种关于逻辑电路化简的计算机算法。该算法利用字符串和逻辑运算符将逻辑电路转换成计算机所能识别的形式,通过计算机按照逻辑电路快速化简法法则,对逻辑电路进行语义及语法分析并化简,化简的最终结果以“与-或”表达式的形式给出。 相似文献
12.
本文是以T型网络为例较全面的介绍了发射机自动调谐系统逻辑电路的设计方法。全文主要包括两大部分。第一部分是系统调谐程序的编制,介绍了T型网络的调谐原理,从而得到网络的实际调谐图和自动调谐系统的调谐程序流程图。它为系统逻辑电路的设计提出了要求,第二部分主要是介绍系统逻辑电路的设计。在设计系统逻辑电路时必须分段进行,首先按照功能,把整个逻辑划分为若干分逻辑,然后再根据各分逻辑的技术要求,运用数字逻辑电路的设计方法,对各分逻辑电路进行设计。 相似文献
13.
四值与非门离散逻辑电路的研究 总被引:6,自引:3,他引:3
采用双极型晶体管设计出了四值TTL非门和与非门,均属于离散逻辑电路.这类门电路可以用于构成四值组合逻辑电路和时序逻辑电路,也可以和DYL系列电路配合使用. 相似文献
14.
Haar函数归一化及在数字电路设计中的应用 总被引:2,自引:0,他引:2
数字电路设计中,存在着复杂的分布电容和引线电感,信号通过组件甚至导线,都会产生延迟,在输出端可能会出现不是原来所希望的输出.对于组合逻辑电路来说,虽然这种错误的输出是暂时的,信号稳定后错误会消失,但仍会引起工作的不可靠.为避免这种现象,给出了Haar函数归一化的一种方法以及在变量数<6时用ha系数图判断组合逻辑电路险象的方法,该方法具有简单、盲观的特点. 相似文献
15.
利用专家 原理,结构以及其在不同领域应用的特点,对逻辑电路中与非门故障进行诊断,给出了用人工智能语言TurboProlog实现基于产生式规则的逻辑电路故障诊断专家系统的步骤;在逻辑电路与非门故障知识库的树形结构图、数据流图的基础上,设计出最终程序模块和规则组织的结构图。 相似文献
16.
同步时序逻辑电路是计算机及其他数字系统中的一种常用电路。本文通过一个设计实例,详细说明同步时序逻辑电路的设计思路和设计方法。 相似文献
17.
翟俊祥 《西安建筑科技大学学报(自然科学版)》1992,(4)
本文指出目前组合逻辑电路分析方法的不足,提出了一种新的方法——条件通路法,使组合电路的逆向分析得以容易实现,从而完善了组合逻辑电路的分析方法。 相似文献
18.
文章提出了Quine-McClusky法的一种改进,该方法特别适合于有大量约束项的组合逻辑电路设计。这一改进方法,可以大大减少组合逻辑电路所需要的门电路。 相似文献
19.
介绍了以Java2标准中的Applet技术开发组合逻辑电路网络仿真实验平台的原理.设计了7个基本门电路,在此基础上利用软件复用思想以74138为例开发了一个与Pspice标准相结合的组合逻辑电路网络仿真实验平台.提出了一种可在浏览器中直接进行仿真的组合逻辑电路仿真实验平台的设计思想和实现方法. 相似文献
20.
本文介绍的逻辑电路是由计算器、数值比较器和摸拟开关等CMOS集成电路组成。该逻辑电路具有判断智能,若配置译码显示器、ADC和DAC电路,就能构成高精度的控制器。该逻辑电路结构简单,造价低廉,可用于常规仪表的改造。 相似文献